JPH02159138A - 位相同期発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ローカルエリアネットワーク（ＬＡＮ）等に
用いられる位相同期発振回路に関するものである。

（従来の技術） ローカルエリアネットワークの一種としてのループネッ
トワークシステムでは、複数の局を伝送路を介してルー
プ状に接続し、各局間で通信を行う。第３図はこのよう
なループネットワークシステムの構成を示す図であり、
マスター局５３と複数の局５５−１〜５５−ｎとが伝送
路５１によってループ状に接続される。複数の局５５−
１〜５５−ｎ間で通信を行う場合には、マスター局５３
がクロック信号を生成し、他の局５５−１〜５５−ｎは
ループ中のビット列よりクロック信号を抽出し、これを
もとに局内の論理回路が動作する。

また、同図に示されるようにかかるループネットワーク
システムを構内交換機（ＰＢＸ）５７−１．５７−２を
介して広域網５９に接続することもある。このような場
合、マスター局５３は広域網５９から送られる信号から
位相同期発振回路を用いてクロック信号を生成する。し
かしながら、構内交換機５７−１　、５７−２の出力ク
ロックの位相が合っていないことがあり、位相の異なる
クロック信号に切替えられるとマスター局５３内の位相
同期発振回路は同期引込み過程において大きく周波数変
動をおこすことがあった。

（発明が解決しようとする課２８） このように、従来の位相同期発振回路では広域網５９か
ら送られるクロック信号が位相の異なるクロック信号に
切替えられると、その位相差により大きな周波数変動を
おこすという問題があった。

本発明はこのような問題に鑑みてなされたもので、位相
が異なるクロック信号が入力されても、出力周波数の変
動の少ない位相同期発振回路を提供することを目的とす
る。

［発明の構成］ （課題を解決するための手段） 前記目的を達成するために本発明は、切替信号に応じて
複数のクロック信号のうちいずれか１つを選択する選択
回路と、選択されたクロック信号と分周器との出力信号
の位相を比較する位相比較器と、前記位相比較器に接続
される低域フィルタと、前記低域フィルタに接続される
電圧制御発振器と、前記電圧制御発振器の出力信号を分
周して前記位相比較器に送る分周器と、前記切替信号が
入力されるとクロック信号と前記分周器の出力クロック
信号とが同期するよう分周器の出力信号の位相を制御す
る位相制御回路とを具備することを特徴とする。

（作用） 本発明では、位相比較器、低域フィルタ、電圧制御発振
器および分周器により、いわゆるＰＬＬ回路が構成され
、選択回路によって選択されたクロック信号に位参目同
期した信号が電圧制御発振器から出される。切替信号が
入力されると選択回路は別のクロック信号をＰＬＬ回路
に入力するが、この時位相制御回路は分周器の出力信号
の位相を切替えられたクロック信号の位相と同期するよ
うに制御するので、ＰＬＬ回路の出力信号の周波数の変
動が防がれる。

（実施例） 以下、図面に基づいて本発明の一実施例を詳細に説明す
る。

第１図は本発明の一実施例に係る位相同期発振回路の構
成を示すブロック図であり、この位相同期発振回路は選
択回路としてのセレクタ１、フェイズロックループ回路
（ＰＬＬ）３、位相制御回路５および出力端子１２から
構成される。ＰＬＬ３は、位相比較器７、低域フィルタ
９、電圧制御発振器１１および分周器１３から構成され
、位相制御回路５は、変化検出回路１５、アンドゲート
１７およびパルス幅変換回路１９から構成される。

セレクタ１は切替信号ＣＨに応じ複数のクロック信号か
ら１つを選択し、選択されたクロック信号Ｓ１を位相比
較器７とアンドゲート１７に送る。

位相比較器７は選択されたクロック信号Ｓ１と分周器１
３からの出力信号Ｓ５の位相を比較し、位相差に応じた
信号を低域フィルタ９に送る。低域フィルタ９は所定の
低域周波数の信号のみを電圧制御発振器１１に送る。電
圧制御発振器１１は低域フィルタ９から送られる信号に
応じて発振し、パルス信号を出力端子１２および分周器
１３へ送る。分周器１３は電圧制御発振器１１の出力し
たパルス信号を分周し位相比較′５７に送る。この時、
パルス幅変換回路１９から信号Ｓ４が送られると内部の
カウンタがクリアされ出力信号Ｓ５の位相が制御される
。変化検出回路１５は切替信号ＣＨが変化するとこれを
検知し信号Ｓ２を発生する。

アンドゲート１７は選択されたクロック信号Ｓ１と変化
検出回路１５の出力信号Ｓ２との論理積をとり、１ｇ号
Ｓ３を出力する。パルス幅変換回路１９はアンドゲート
１７の出力信号Ｓ３の立下りエツジでパルス幅を変換し
同期中における位相比較器７の入力信号（セレクタ１の
出力信号Ｓ１と分周器１３の出力信号Ｓ５）の位相差と
等しいパルス幅の信号Ｓ４を出力する。なお、信号Ｓ２
のパルス幅はクロック周期Ｔより大きく、かつ低域フィ
ルタ９の時定数より十分小さくなるようにしておく。

次に本実施例の動作を第２図に基づき説明する。

第２図は、基準クロック信号ＣＫ　１から位相差が３６
°の基準クロック信号ＣＫ２へ切替った場合の波形図で
ある。

まず、切替信号ＣＨが変化すると、セレクタ１は基準ク
ロック信号ＣＫＩから位相差が３６°の基準クロックＣ
Ｋ　２を選択して位相比較器７に送る。この時、変化検
出回路１５は切替信号ＣＨの変化を検知し信号Ｓ２を発
生する。アンドゲート１７は、基準クロックら号Ｓ１と
信号Ｓ２との論理積をとり、信号Ｓ３を出力する。パル
ス幅変換回路１９はアンドゲート１７の出力信号Ｓ３の
パルス幅を変換してパルス幅（１／４）Ｔの信号Ｓ４を
生成し、分周器１３に送り、分周器１３をクリアする。

分周器１３はパルス幅変換回路１９の出力信号Ｓ４によ
ってクリアされ、Ｓ４のパルスがなくなると分周動作を
再開し、その出力信号Ｓ５の位相がクロック信号ＣＫ２
の位相と同期するようになる。

クロック切替の直後に、位相比較器７の出力は一瞬同期
状聾からはずれるが、低域フィルタ９の出力変化は位相
比較周期に比べて十分に長い時間を要するため電圧制御
発振器１１の出力周波数変動は抑えられるので、ＰＬＬ
３の出力信号Ｓ６の変動も小さく押えられる。

かくして、本実施例では、切替信号ＣＨが変化しＰＬＬ
３に位相の異なるクロック信号が入力されても、分周器
１３の出力クロック信号の位相が新たなりロック信号と
同期するように制御されるので、ＰＬＬ３の出力信号Ｓ
６の周波数変動を防ぐことができる。したがって、広域
網とＬＡＮを接続した場合にもスリップがおきず伝送品
質を大幅に向上できる。第２図は位相比較器７としてＥ
ＸＯＲの例を示したが、のこぎり波位相比較器を使用し
た場合は、パルス幅変換回路１９の出力信号Ｓ４のパル
ス幅を（１／２）Ｔに設定すればよい。

［発明の効果］ 以上説明したよ′うに本発明によれば、位相が異なるク
ロック信号が入力されても、出力周波数の変動の少ない
位相同期発振回路を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る位相同期発振回路の（
１■成を示すブロック図、第２図は位相同期発振回路の
各部の波形図、第３図はループネットワークの概略構成
図を示す図である。 １・・・セレクタ、５・・・位相制御回路、７・・・位
相比較器、９・・・低域フィルタ、１１・・・電圧制御
発振器出願人　　　　　日本電信電話株式会社出願人　
　　　　株式会社　東芝

Claims (1)

1. 【特許請求の範囲】 切替信号に応じて複数のクロック信号のうちいずれか１
   つを選択する選択回路と、 選択されたクロック信号と分周器との出力信号の位相を
   比較する位相比較器と、 前記位相比較器に接続される低域フィルタと、前記低域
   フィルタに接続される電圧制御発振器と、 前記電圧制御発振器の出力信号を分周して前記位相比較
   器に送る分周器と、 前記切替信号が入力されるとクロック信号と前記分周器
   の出力クロック信号とが同期するよう分周器の出力信号
   の位相を制御する位相制御回路とを具備することを特徴
   とする位相同期発振回路。