JPH02159030A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02159030A JPH02159030A JP31410288A JP31410288A JPH02159030A JP H02159030 A JPH02159030 A JP H02159030A JP 31410288 A JP31410288 A JP 31410288A JP 31410288 A JP31410288 A JP 31410288A JP H02159030 A JPH02159030 A JP H02159030A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- semiconductor substrate
- semiconductor
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000010408 film Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims 1
- 239000007789 gas Substances 0.000 abstract description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 abstract description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 abstract description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 2
- 229910021529 ammonia Inorganic materials 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 abstract description 2
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 2
- 229910000077 silane Inorganic materials 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 3
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 230000003698 anagen phase Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に半導体表面
上の金属配線間に設ける層間絶縁膜あるいは金属配線上
に設ける表面保護膜として用いるプラズマ気相成長薄膜
の成長方法に関する。
上の金属配線間に設ける層間絶縁膜あるいは金属配線上
に設ける表面保護膜として用いるプラズマ気相成長薄膜
の成長方法に関する。
従来、半導体装置の多層配線の層間絶縁膜あるいは表面
保護膜としてプラズマ気相成長法によって形成したシリ
コン窒化膜(以下プラズマ窒化膜と呼ぶ)あるいはシリ
コン酸化窒化膜(以下プラズマ酸化窒化膜と呼ぶ)が用
いられていたが、それらの膜形成は一般に低圧力(例え
ば0.1〜0.4’l’orr)のもとで行われていた
。また、半導体基板は必ずしも接地されていなかった。
保護膜としてプラズマ気相成長法によって形成したシリ
コン窒化膜(以下プラズマ窒化膜と呼ぶ)あるいはシリ
コン酸化窒化膜(以下プラズマ酸化窒化膜と呼ぶ)が用
いられていたが、それらの膜形成は一般に低圧力(例え
ば0.1〜0.4’l’orr)のもとで行われていた
。また、半導体基板は必ずしも接地されていなかった。
上述した膜形成方法は、一般に低圧力(例えば0.1〜
0.4Torr)のもとで、しかも半導体基板は必ずし
も接地電位と同電位にはなっていない状態で膜形成を行
うため、膜中に多量の正電荷が発生する。従って半導体
表面にプラズマ窒化膜あるいはプラズマ酸化窒化膜を形
成すると、膜中に存在する正電荷のために、ベース抵抗
の増大、MOSトランジスタのしきい値電圧の変動とい
ったテハイスの特性変動が発生し、半導体装置の信頼性
を著しく低下させるという欠点がある。
0.4Torr)のもとで、しかも半導体基板は必ずし
も接地電位と同電位にはなっていない状態で膜形成を行
うため、膜中に多量の正電荷が発生する。従って半導体
表面にプラズマ窒化膜あるいはプラズマ酸化窒化膜を形
成すると、膜中に存在する正電荷のために、ベース抵抗
の増大、MOSトランジスタのしきい値電圧の変動とい
ったテハイスの特性変動が発生し、半導体装置の信頼性
を著しく低下させるという欠点がある。
上述の膜形成方法に対し、本発明はベース抵抗の増大、
MOS)ランジスタのしきい値電圧の変動といった特性
変動の発生原因と考えられる、膜形成時の電荷の発生を
抑えるため、膜形成時に半導体基板電位を接地電位と同
電位とし、さらに圧力を高くするという相違点を有する
。
MOS)ランジスタのしきい値電圧の変動といった特性
変動の発生原因と考えられる、膜形成時の電荷の発生を
抑えるため、膜形成時に半導体基板電位を接地電位と同
電位とし、さらに圧力を高くするという相違点を有する
。
本発明の膜形成方法は、上記問題点を解決するもので、
膜形成時に半導体基板の電位を接地電位と同電位にし、
さらに圧力を高くすることにより、膜中の正電荷量を低
減したことを特徴とする。
膜形成時に半導体基板の電位を接地電位と同電位にし、
さらに圧力を高くすることにより、膜中の正電荷量を低
減したことを特徴とする。
膜中の電荷量は金属−絶縁膜一半導体構造(以下MIS
構造と略す)の試料のフラットバンド電圧を測定するこ
とにより、単位面積当たりの電荷量(数密度)として求
めることができる。膜形成時の圧力を高くすると膜中の
電荷量は減少する。
構造と略す)の試料のフラットバンド電圧を測定するこ
とにより、単位面積当たりの電荷量(数密度)として求
めることができる。膜形成時の圧力を高くすると膜中の
電荷量は減少する。
さらに半導体基板電位を接地電位と同電位にすると、電
荷量をさらに減少させることができる。その様子を第3
図に示す。
荷量をさらに減少させることができる。その様子を第3
図に示す。
第4図はMOS)ランジスタのしきい値電圧の変動(Δ
Vt)と膜中電荷量との関係を示すものである。これに
よると、膜中の電荷量が減少するとしきい値電圧の変動
も小さくなるのがわかる。
Vt)と膜中電荷量との関係を示すものである。これに
よると、膜中の電荷量が減少するとしきい値電圧の変動
も小さくなるのがわかる。
この様に、膜形成時に半導体基板電位を接地電位と同電
位とし、さらに圧力を高くすることによって、デバイス
の特性変動の原因である膜中で゛の正電荷の発生を抑え
ることができる。
位とし、さらに圧力を高くすることによって、デバイス
の特性変動の原因である膜中で゛の正電荷の発生を抑え
ることができる。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の縦断面図である。
半導体基板11の周辺部において、表面の保護膜を除去
し、その後のアルミニウム配線13の形成においても、
基板の周辺部には配線形成を行わないことによって、基
板の周辺は常に半導体表面が露出した状態にしておく(
第1図(A))。次に半導体基板を表面を下向きにして
ウェハーホルダー14にセットする。このとき基板周辺
の半導体(例えばシリコン)表面が露出した面とホルダ
ーとが接触することになる。ウェハーホルダーは接地さ
れているため、この接触面から半導体基板は接地される
ことになる。この状態において電極17と基板の間に原
料となるシラン、アンモニア、窒素の混合ガスを圧力が
例えば0.4〜0.6Torrになる様に流し、電極間
に高周波電場を印加することによりプラズマ18を発生
させ(第1図(B))、半導体基板上にプラズマ窒化膜
を形成する。このとき上記混合ガスに、さらに亜酸化窒
素を添加するとプラズマ酸化窒化膜が形成されることは
言うまでもない。
し、その後のアルミニウム配線13の形成においても、
基板の周辺部には配線形成を行わないことによって、基
板の周辺は常に半導体表面が露出した状態にしておく(
第1図(A))。次に半導体基板を表面を下向きにして
ウェハーホルダー14にセットする。このとき基板周辺
の半導体(例えばシリコン)表面が露出した面とホルダ
ーとが接触することになる。ウェハーホルダーは接地さ
れているため、この接触面から半導体基板は接地される
ことになる。この状態において電極17と基板の間に原
料となるシラン、アンモニア、窒素の混合ガスを圧力が
例えば0.4〜0.6Torrになる様に流し、電極間
に高周波電場を印加することによりプラズマ18を発生
させ(第1図(B))、半導体基板上にプラズマ窒化膜
を形成する。このとき上記混合ガスに、さらに亜酸化窒
素を添加するとプラズマ酸化窒化膜が形成されることは
言うまでもない。
第2図は本発明の他の実施例の縦断面図である。
21は半導体基板、24はウェハーホルダーでこのホル
ダーは接地されている。ホルダーに基板を表面を下向き
にセットする。この時、基板はばね25でつながれたウ
ェハー固定治具26により側面から固定される。このウ
ニへ−固定治具はウェハーホルダーと接触しているため
、半導体基板は表面と側面とから接地されることになる
。27は電極、28は電極間に発生したプラズマである
。
ダーは接地されている。ホルダーに基板を表面を下向き
にセットする。この時、基板はばね25でつながれたウ
ェハー固定治具26により側面から固定される。このウ
ニへ−固定治具はウェハーホルダーと接触しているため
、半導体基板は表面と側面とから接地されることになる
。27は電極、28は電極間に発生したプラズマである
。
この実施例ではウェハー固定治具により基板がしっかり
と固定されるという利点がある。
と固定されるという利点がある。
以上説明したように本発明は、膜形成時に半導体基板の
電位を接堰電位と同電位にし、さらに圧力を高くするこ
とにより膜中に発生する電荷量を低減することができ、
この電荷が引き起こす種々の特性変動を抑えることがで
きるという効果がある。
電位を接堰電位と同電位にし、さらに圧力を高くするこ
とにより膜中に発生する電荷量を低減することができ、
この電荷が引き起こす種々の特性変動を抑えることがで
きるという効果がある。
第1図は本発明の一実施例の縦断面図、第2図は本発明
の他の実施例の縦断面図、第3図は膜中に発生する電荷
量と圧力の関係を示した図、第4図はしきい値電圧の変
動と膜中に発生する電荷量の関係を示した図である。 図中、11.21は半導体基板、12は保護膜、13は
アルミニウム配線、14.24)!ウェハーホルダー
25はばね、26はウェハー固定治具、17.27は電
極、18.28は電極間に発生したプラズマを示す。 代理人 弁理士 内 原 晋 θ・l θ、2 tL3 θ、40.5斥力(7
orr) 茅 3 聞 0.6 芽 閃 第 圀
の他の実施例の縦断面図、第3図は膜中に発生する電荷
量と圧力の関係を示した図、第4図はしきい値電圧の変
動と膜中に発生する電荷量の関係を示した図である。 図中、11.21は半導体基板、12は保護膜、13は
アルミニウム配線、14.24)!ウェハーホルダー
25はばね、26はウェハー固定治具、17.27は電
極、18.28は電極間に発生したプラズマを示す。 代理人 弁理士 内 原 晋 θ・l θ、2 tL3 θ、40.5斥力(7
orr) 茅 3 聞 0.6 芽 閃 第 圀
Claims (1)
- 半導体装置の金属配線間の層間絶縁膜あるいは金属配線
上の表面保護膜として用いるプラズマ気相成長薄膜の成
長方法において、前記薄膜の形成時において、半導体基
板電位を接地電位とすることを特徴とする半導体装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31410288A JPH02159030A (ja) | 1988-12-12 | 1988-12-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31410288A JPH02159030A (ja) | 1988-12-12 | 1988-12-12 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02159030A true JPH02159030A (ja) | 1990-06-19 |
Family
ID=18049266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31410288A Pending JPH02159030A (ja) | 1988-12-12 | 1988-12-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02159030A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05304103A (ja) * | 1991-05-29 | 1993-11-16 | Solems Sa | 低圧プラズマでサブストレートを処理する方法および装置 |
-
1988
- 1988-12-12 JP JP31410288A patent/JPH02159030A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05304103A (ja) * | 1991-05-29 | 1993-11-16 | Solems Sa | 低圧プラズマでサブストレートを処理する方法および装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06132539A (ja) | 半導体装置 | |
JPS6022497B2 (ja) | 半導体装置 | |
JPS60171771A (ja) | 絶縁ゲ−ト半導体装置 | |
JPH05259297A (ja) | 半導体素子の製造方法 | |
EP0756332A3 (en) | MOS capacitor of a semiconductor device | |
JPH02159030A (ja) | 半導体装置の製造方法 | |
US4791071A (en) | Dual dielectric gate system comprising silicon dioxide and amorphous silicon | |
JPS61241932A (ja) | 半導体装置およびその製造方法 | |
JPS62172732A (ja) | 半導体装置の製法 | |
JP2001358153A (ja) | 半導体装置 | |
JPH06302825A (ja) | 半導体装置 | |
JPH01186612A (ja) | 半導体基板の製造方法 | |
JPS6233468A (ja) | 耐放射線性の強化された半導体装置 | |
JPS56104446A (en) | Semiconductor device | |
KR100200301B1 (ko) | 이중 결합 구조의 실리콘층 형성방법 | |
US20050233530A1 (en) | Enhanced gate structure | |
JPS5851523A (ja) | 半導体装置 | |
JP2532471B2 (ja) | 半導体装置 | |
JP2717033B2 (ja) | 半導体集積回路 | |
JPS6314867B2 (ja) | ||
JPS60167467A (ja) | 半導体装置 | |
JPH08264522A (ja) | 強誘電体記憶素子 | |
JPH04373124A (ja) | 半導体装置及びその製造方法 | |
JPH0410475A (ja) | Mos型半導体装置の製造方法 | |
JPS62104170A (ja) | Mos型半導体装置 |