JPS6314867B2 - - Google Patents
Info
- Publication number
- JPS6314867B2 JPS6314867B2 JP12722081A JP12722081A JPS6314867B2 JP S6314867 B2 JPS6314867 B2 JP S6314867B2 JP 12722081 A JP12722081 A JP 12722081A JP 12722081 A JP12722081 A JP 12722081A JP S6314867 B2 JPS6314867 B2 JP S6314867B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- sio
- manufacturing
- reactive gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 238000001947 vapour-phase growth Methods 0.000 claims description 5
- 238000011144 upstream manufacturing Methods 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000004809 Teflon Substances 0.000 description 3
- 229920006362 Teflon® Polymers 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Description
【発明の詳細な説明】
本発明はゲート酸化膜に電気的衝撃が加わるこ
となく、気相成長させる半導体装置の製造方法に
関する。
となく、気相成長させる半導体装置の製造方法に
関する。
半導体技術の進歩に伴つて、集積回路（IC）
などの半導体装置はLSIあるいはVLSIと高集積
化され、高密度化されてきたことは良く知られて
いるとおりである。MOS型半導体素子からなる
ICも高密度化されて、微細化されているが、微
細に形成されるのは半導体基板面上の横方向寸法
だけでなく、素子全体を小さくしなければすぐれ
た素子特性がえられなくなるため、縦方向にも同
様に微細化されて、不純物層も浅く、且つゲート
絶縁膜も極めて薄く形成されている。通常、
MOS型半導体素子のゲート絶縁膜はシリコン
（Si）基板面を熱酸化して生成された酸化シリコ
ン（SiO2）膜を利用しており、その膜厚は現在
薄いものでは400Å程度となつているが、今後は
更に微細化されて200〜250Åの膜厚となることが
予想される。
などの半導体装置はLSIあるいはVLSIと高集積
化され、高密度化されてきたことは良く知られて
いるとおりである。MOS型半導体素子からなる
ICも高密度化されて、微細化されているが、微
細に形成されるのは半導体基板面上の横方向寸法
だけでなく、素子全体を小さくしなければすぐれ
た素子特性がえられなくなるため、縦方向にも同
様に微細化されて、不純物層も浅く、且つゲート
絶縁膜も極めて薄く形成されている。通常、
MOS型半導体素子のゲート絶縁膜はシリコン
（Si）基板面を熱酸化して生成された酸化シリコ
ン（SiO2）膜を利用しており、その膜厚は現在
薄いものでは400Å程度となつているが、今後は
更に微細化されて200〜250Åの膜厚となることが
予想される。
しかしながら、現在でもゲート酸化膜の絶縁破
壊が増加しており、今後更に薄い膜厚となれば製
造歩留を左右する最大の問題点となることが容易
に考えられる。通常、SiO2膜は107V／cm程度の
絶縁耐圧をもつており、理論計算では膜厚400Å
のSiO2膜は耐圧40Vであり、又200ÅのSiO2膜も
耐圧20Vとなり、数Ｖの電源で動作するMOS型
素子では破壊されないし、素子完成時には外来の
静電気に対しては保護素子を作動させるような対
策が取られている。
壊が増加しており、今後更に薄い膜厚となれば製
造歩留を左右する最大の問題点となることが容易
に考えられる。通常、SiO2膜は107V／cm程度の
絶縁耐圧をもつており、理論計算では膜厚400Å
のSiO2膜は耐圧40Vであり、又200ÅのSiO2膜も
耐圧20Vとなり、数Ｖの電源で動作するMOS型
素子では破壊されないし、素子完成時には外来の
静電気に対しては保護素子を作動させるような対
策が取られている。
しかし、製造時において既にその絶縁性が破壊
されることがしばしばあり、その原因と考えられ
るのは例えばSiO2膜とSi基板との境界がSi結晶か
らSiO2膜に整然と遷移しているわけではなく凹
凸があり、又SiO2膜中にも金属Siが残存してい
る等の結晶欠陥がある上に製造のための処理に伴
い発生する異常電圧が印加されて静電破壊される
ものと推定される。このような静電破壊は、従来
特にゲート絶縁膜上に気相成長被膜を形成する際
に多発している。
されることがしばしばあり、その原因と考えられ
るのは例えばSiO2膜とSi基板との境界がSi結晶か
らSiO2膜に整然と遷移しているわけではなく凹
凸があり、又SiO2膜中にも金属Siが残存してい
る等の結晶欠陥がある上に製造のための処理に伴
い発生する異常電圧が印加されて静電破壊される
ものと推定される。このような静電破壊は、従来
特にゲート絶縁膜上に気相成長被膜を形成する際
に多発している。
本発明はこのような薄く形成されるゲート絶縁
膜の静電破壊を防止することを目的として、その
特徴はゲート絶縁膜上に気相成長被膜を形成する
半導体装置の製造方法において、反応ガスの帯電
を除去する手段を前記基板より上流側で反応ガス
流に接して設け、気相成長させることにある製造
方法であり、以下詳しく説明する。
膜の静電破壊を防止することを目的として、その
特徴はゲート絶縁膜上に気相成長被膜を形成する
半導体装置の製造方法において、反応ガスの帯電
を除去する手段を前記基板より上流側で反応ガス
流に接して設け、気相成長させることにある製造
方法であり、以下詳しく説明する。
MOS型半導体素子を製造するには、通常第１
図に示すようにシリコン基板１上にフイールド酸
化膜２を設けた後、上記したようにゲートSiO2
膜３を熱酸化して生成する。その上面にゲート電
極膜を被着し、これをパターンニングしてゲート
電極４としているが、ゲート電極にはアルミニウ
ムゲート電極とシリコンゲート電極との二種類が
あり、特にシリコンゲート電極のときにゲート絶
縁破壊が著しい傾向にある。これはアルミニウム
は蒸着法又はスパツタリング法で被着するが、シ
リコンは化学気相成長（CVD）法により反応ガ
ス化学分解させて被着するため、テフロンパイプ
とこすり合うなどして異常帯電した反応ガスが
SiO2膜にチヤージを与えて、静電破壊すること
が一因と考えられる。
図に示すようにシリコン基板１上にフイールド酸
化膜２を設けた後、上記したようにゲートSiO2
膜３を熱酸化して生成する。その上面にゲート電
極膜を被着し、これをパターンニングしてゲート
電極４としているが、ゲート電極にはアルミニウ
ムゲート電極とシリコンゲート電極との二種類が
あり、特にシリコンゲート電極のときにゲート絶
縁破壊が著しい傾向にある。これはアルミニウム
は蒸着法又はスパツタリング法で被着するが、シ
リコンは化学気相成長（CVD）法により反応ガ
ス化学分解させて被着するため、テフロンパイプ
とこすり合うなどして異常帯電した反応ガスが
SiO2膜にチヤージを与えて、静電破壊すること
が一因と考えられる。
したがつて、第２図に示すように反応ガス例え
ばモノシラン（SiH4）ガスが、テフロンなどの
絶縁体チユーブ１０と摩擦してチヤージを受けれ
ばこれを除電するように、接地した白金メツシユ
網１１をチユーブ内に設けて、チヤージした反応
ガスを除電させた後、CVD装置１２内に導入す
る。又白金メツシユ網１１には適当な中和電位を
与えてもよい。このようにすると、異常に帯電し
た反応ガスがゲートSiO2膜３に至ることがなく
なるので、静電破壊から防止される。
ばモノシラン（SiH4）ガスが、テフロンなどの
絶縁体チユーブ１０と摩擦してチヤージを受けれ
ばこれを除電するように、接地した白金メツシユ
網１１をチユーブ内に設けて、チヤージした反応
ガスを除電させた後、CVD装置１２内に導入す
る。又白金メツシユ網１１には適当な中和電位を
与えてもよい。このようにすると、異常に帯電し
た反応ガスがゲートSiO2膜３に至ることがなく
なるので、静電破壊から防止される。
又、一般にSiH4などの反応ガスはキヤリヤガ
スと共にCVD装置内に送り込まれるから、例え
ば反応ガスが摩擦によつて正電荷を受けるとすれ
ば負電荷をもつたキヤリヤガスあるいはキヤリヤ
ガスに負電荷を与えて中和し、異常帯電した反応
ガスを除電さす方法を行つてもよい。
スと共にCVD装置内に送り込まれるから、例え
ば反応ガスが摩擦によつて正電荷を受けるとすれ
ば負電荷をもつたキヤリヤガスあるいはキヤリヤ
ガスに負電荷を与えて中和し、異常帯電した反応
ガスを除電さす方法を行つてもよい。
このようにして、反応ガスを除電してCVD装
置内に流入させると、同装置内で加熱されて分解
しSi+にイオン化しても、異常な電荷をもつてい
ないので、ゲート酸化膜を破壊することなく堆積
する。したがつて、本発明は微細化されるICの
歩留向上に役立ち、高密度化に寄与する効果があ
るものである。
置内に流入させると、同装置内で加熱されて分解
しSi+にイオン化しても、異常な電荷をもつてい
ないので、ゲート酸化膜を破壊することなく堆積
する。したがつて、本発明は微細化されるICの
歩留向上に役立ち、高密度化に寄与する効果があ
るものである。
尚、前記はゲート電極をゲート酸化膜上に形成
する実施例で説明したが、ゲート酸化膜上に更に
ゲート窒化膜（Si3N4膜）を被着して、併せてゲ
ート絶縁膜とする場合もゲート窒化膜はCVD法
で被着させるため、同様の効果がえられることは
言うまでもない。
する実施例で説明したが、ゲート酸化膜上に更に
ゲート窒化膜（Si3N4膜）を被着して、併せてゲ
ート絶縁膜とする場合もゲート窒化膜はCVD法
で被着させるため、同様の効果がえられることは
言うまでもない。
第１図はMOS型半導体素子の製造工程中の断
面図、第２図は本発明にかゝる一実施例としての
化学気相成長装置の部分断面図を示す。 図中、３はゲート酸化膜、４はゲート電極、１
０はテフロンチユーブ、１１は白金メツシユ網、
１２はCVD装置である。
面図、第２図は本発明にかゝる一実施例としての
化学気相成長装置の部分断面図を示す。 図中、３はゲート酸化膜、４はゲート電極、１
０はテフロンチユーブ、１１は白金メツシユ網、
１２はCVD装置である。
Claims (1)
- １ 基板上に形成したゲート絶縁膜上に気相成長
被膜を形成する半導体装置の製造方法において、
反応ガスの帯電を除去する手段を前記基板より上
流側で反応ガス流に接して設け、気相成長させる
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12722081A JPS5828874A (ja) | 1981-08-12 | 1981-08-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12722081A JPS5828874A (ja) | 1981-08-12 | 1981-08-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5828874A JPS5828874A (ja) | 1983-02-19 |
| JPS6314867B2 true JPS6314867B2 (ja) | 1988-04-01 |
Family
ID=14954690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12722081A Granted JPS5828874A (ja) | 1981-08-12 | 1981-08-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828874A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4819837A (en) * | 1986-01-24 | 1989-04-11 | Tech Spray, Inc. | Aerosol static dissipator |
| JP2008226720A (ja) | 2007-03-14 | 2008-09-25 | Omron Corp | 熱交換装置 |
-
1981
- 1981-08-12 JP JP12722081A patent/JPS5828874A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5828874A (ja) | 1983-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Vogel et al. | Modeled tunnel currents for high dielectric constant dielectrics | |
| JPS62125642A (ja) | ウエハサセプタ装置 | |
| US6001741A (en) | Method for making field effect devices and capacitors with improved thin film dielectrics and resulting devices | |
| JPH07273063A (ja) | 半導体装置およびその製造方法 | |
| EP0732757A2 (en) | N-channel field-effect transistor including a thin-film fullerene | |
| US3550256A (en) | Control of surface inversion of p- and n-type silicon using dense dielectrics | |
| JPH05259297A (ja) | 半導体素子の製造方法 | |
| US4778776A (en) | Passivation with a low oxygen interface | |
| JPS6314867B2 (ja) | ||
| JP2955847B2 (ja) | 白金薄膜の形成方法及びメモリ用キャパシタの形成方法 | |
| CN107026113B (zh) | 半导体装置的制造方法和系统 | |
| KR100203896B1 (ko) | 게이트 전극 형성방법 | |
| US6770574B2 (en) | Method of forming a dielectric layer | |
| JP2000164592A (ja) | 界面に窒素を取り込む積層型又は複合型ゲ―ト誘電体 | |
| KR100261212B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR19980055759A (ko) | 폴리실리콘층 형성 방법 | |
| JP4416354B2 (ja) | 半導体装置の製造方法とその製造装置 | |
| JPS6110233A (ja) | 半導体装置の製造方法 | |
| KR100237022B1 (ko) | 캐패시터의 유전체막 형성방법 | |
| EP0408653A1 (en) | Gate dielectric for a thin film field effect transistor | |
| US5714406A (en) | Method for forming film on semiconductor substrate by thermal CVD method | |
| KR960014721B1 (ko) | Mos트랜지스터 제조방법 | |
| JPS6146964B2 (ja) | ||
| JP3231757B2 (ja) | 半導体装置の製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 |