JPH02158156A - 半導体装置およびその製造方法およびそれを用いた識別カード - Google Patents
半導体装置およびその製造方法およびそれを用いた識別カードInfo
- Publication number
- JPH02158156A JPH02158156A JP63313399A JP31339988A JPH02158156A JP H02158156 A JPH02158156 A JP H02158156A JP 63313399 A JP63313399 A JP 63313399A JP 31339988 A JP31339988 A JP 31339988A JP H02158156 A JPH02158156 A JP H02158156A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- reinforcing layer
- substrate
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 126
- 238000004519 manufacturing process Methods 0.000 title description 9
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 37
- 239000000463 material Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 51
- 239000013078 crystal Substances 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 7
- 238000003776 cleavage reaction Methods 0.000 claims 2
- 230000007017 scission Effects 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 17
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＩＣ，ＬＳＩ等の半導体装置およびその製造方
法およびそれを用いた識別カードに関するものである。
法およびそれを用いた識別カードに関するものである。
従来の技術
近年、マイクロコンピュータ、メモリ等の集積回路をプ
ラスチック製カードに搭載または内蔵したいわゆる識別
カードが実用に供されつつある。
ラスチック製カードに搭載または内蔵したいわゆる識別
カードが実用に供されつつある。
この識別カードは、すでに多量に使用されてい１、発明
の名称 半導体装置およびその製造方法 およびそれを用いた識別カード ２、特許請求の範囲 （１）−主面に集積回路が形成された半導体素子の裏面
に補強層を一体的に取りつけた半導体装置。
の名称 半導体装置およびその製造方法 およびそれを用いた識別カード ２、特許請求の範囲 （１）−主面に集積回路が形成された半導体素子の裏面
に補強層を一体的に取りつけた半導体装置。
（２）補強層が前記半導体素子を構成する半導体材料と
ほぼ同一材料の多結晶基板である請求項１記載の半導体
装置。
ほぼ同一材料の多結晶基板である請求項１記載の半導体
装置。
（３）補強層が単結晶基板であり、前記単結晶基板 ３
、の主面と交わる臂開面が前記半導体素子を構成する半
導体基板の主面と交わる臂開面と交差するようにして前
記単結晶基板を前記半導体素子の裏面に接着した請求項
１記載の半導体装置。
、の主面と交わる臂開面が前記半導体素子を構成する半
導体基板の主面と交わる臂開面と交差するようにして前
記単結晶基板を前記半導体素子の裏面に接着した請求項
１記載の半導体装置。
（４）補強層が金属である請求項１記載の半導体装置。
（６） −主面に多数個の半導体素子が形成された半
導体基板をその主面側で保持板により保持し、前記半導
体基板の裏面を研磨、もしくはエッチる磁気ストライブ
カードに比して、記憶容量が大きく、防犯性にすぐれて
いることから、従来の磁気ストライブカードの用途ばか
りでなく身分証明書等多様な用途に供することが考えら
れている。
導体基板をその主面側で保持板により保持し、前記半導
体基板の裏面を研磨、もしくはエッチる磁気ストライブ
カードに比して、記憶容量が大きく、防犯性にすぐれて
いることから、従来の磁気ストライブカードの用途ばか
りでなく身分証明書等多様な用途に供することが考えら
れている。
また、識別カードは、塩化ビニル樹脂のプラスチックカ
ードにリーダ／ライター等の外部装置との接続用端子を
有し集積回路を含むモジュールが搭載された構造であシ
、このモジュールは極めて薄型に構成することが必要と
される。即ち、カード厚みは０．７６ｆｆに規定されて
いるため、モジュールの厚さは０．６ｎ程度に抑える必
要がある。
ードにリーダ／ライター等の外部装置との接続用端子を
有し集積回路を含むモジュールが搭載された構造であシ
、このモジュールは極めて薄型に構成することが必要と
される。即ち、カード厚みは０．７６ｆｆに規定されて
いるため、モジュールの厚さは０．６ｎ程度に抑える必
要がある。
第４図に従来工法のプロセスを示したが、第４図ａは第
１の主面に多数個の半導体素子が形成された半導体基板
２１を示している。半導体素子の詳細は省略したが、前
記半導体基板２１の厚みは、ＬＳＩが形成されたシリコ
ン基板では当初ｏ、ｅ朋程度であるが、その裏面を機械
的に研磨、もしくは研削して厚みを０．３朋以下にする
。４２は削り取った部分を示している。次にＣに示す分
割線２３に沿って前記半導体基板２１を回転砥石で切断
し、ｄに示す如く個々の半導体装置１に分割する。上記
工程の後は、通常の半導体装置の製造方法に従って、ダ
イスボンド、ワイヤボンド、パッケージされる。
１の主面に多数個の半導体素子が形成された半導体基板
２１を示している。半導体素子の詳細は省略したが、前
記半導体基板２１の厚みは、ＬＳＩが形成されたシリコ
ン基板では当初ｏ、ｅ朋程度であるが、その裏面を機械
的に研磨、もしくは研削して厚みを０．３朋以下にする
。４２は削り取った部分を示している。次にＣに示す分
割線２３に沿って前記半導体基板２１を回転砥石で切断
し、ｄに示す如く個々の半導体装置１に分割する。上記
工程の後は、通常の半導体装置の製造方法に従って、ダ
イスボンド、ワイヤボンド、パッケージされる。
半導体基板２１は単結晶基板であり、臂開面を有してい
るため、その厚さが０．３ＭＭ以下で形状が５朋角とも
なると見掛は上の強度が低下し、従来工法で作られた半
導体装置１を用いてモジュールを作シ、識別カードに組
み込んだ際、カードが折り曲げられた時に半導体装置１
が破損するなどの不都合があった。
るため、その厚さが０．３ＭＭ以下で形状が５朋角とも
なると見掛は上の強度が低下し、従来工法で作られた半
導体装置１を用いてモジュールを作シ、識別カードに組
み込んだ際、カードが折り曲げられた時に半導体装置１
が破損するなどの不都合があった。
また単に半導体基板２１を薄くして、その後に補強板を
貼る方法では、前記半導体基板２１の裏面を研削した後
、半導体基板２１を研削装置から取り出した時半導体基
板２１が集積回路が形成された面を凸に湾曲する。この
ように半導体基板２１が湾曲するとその主面に形成され
た集積回路に大きな応力がかかυ、歪みが発生し、集積
回路を不良にすることが多かった。
貼る方法では、前記半導体基板２１の裏面を研削した後
、半導体基板２１を研削装置から取り出した時半導体基
板２１が集積回路が形成された面を凸に湾曲する。この
ように半導体基板２１が湾曲するとその主面に形成され
た集積回路に大きな応力がかかυ、歪みが発生し、集積
回路を不良にすることが多かった。
発明が解決しようとする課題
本発明は、上記問題点に鑑みて外されたもので、集積回
路が形成された半導体装置の厚さを充分に薄くしそれで
いて強度を充分に保ちうる半導体装置、及び集積回路に
歪みを生ずることなく半導体基板を薄くする方法、及び
規定された０、７８ｆｆ内にその厚さが収まった強度の
高い識別カードを提供するものである。
路が形成された半導体装置の厚さを充分に薄くしそれで
いて強度を充分に保ちうる半導体装置、及び集積回路に
歪みを生ずることなく半導体基板を薄くする方法、及び
規定された０、７８ｆｆ内にその厚さが収まった強度の
高い識別カードを提供するものである。
課題を解決するだめの手段
上記問題点を解決するために本発明の半導体装置は、半
導体素子の裏面に強度の大なる補強層を一体的に取りつ
けた構造であシ、また前記補強層を取りつける方法は、
多数個の半導体素子が形成された半導体基板の主面を保
持板に保持し、その状態で前記半導体基板の裏面を研削
し、半導体基板を保持板に取りつけた状態で補強層を取
りつけるものである。
導体素子の裏面に強度の大なる補強層を一体的に取りつ
けた構造であシ、また前記補強層を取りつける方法は、
多数個の半導体素子が形成された半導体基板の主面を保
持板に保持し、その状態で前記半導体基板の裏面を研削
し、半導体基板を保持板に取りつけた状態で補強層を取
りつけるものである。
作用
本発明の半導体装置、及びその製造方法によれば半導体
装置の強度はその裏面に取りつけられた補強層の強度で
決まり、また前記半導体素子を構成する基板に比べ強度
の大なる補強層を選択することは極めて容易であるため
、半導体装置の厚さをその強度を下げることなく充分に
薄くすることができる。
装置の強度はその裏面に取りつけられた補強層の強度で
決まり、また前記半導体素子を構成する基板に比べ強度
の大なる補強層を選択することは極めて容易であるため
、半導体装置の厚さをその強度を下げることなく充分に
薄くすることができる。
実施例
第１図は本発明の一実施例による半導体装置を示す斜視
図、第２図は本発明の一実施例による半導体装置製造方
法のプロセスを示す断面図、第３図は本発明の半導体装
置を用いた識別カードを示す断面図である。
図、第２図は本発明の一実施例による半導体装置製造方
法のプロセスを示す断面図、第３図は本発明の半導体装
置を用いた識別カードを示す断面図である。
第１〜３図において、１は半導体装置、２は電極、３は
半導体素子、４は補強層、２１は半導体基板、２２は保
持板、２３は個々の半導体装置に分割するための仮想の
分割線、３１は識別カードを構成するカード基材、３２
はリードフレーム、３３は接着剤、３４は金属細線であ
る。なお第１図から第３図において同一部分には同一番
号を付した。
半導体素子、４は補強層、２１は半導体基板、２２は保
持板、２３は個々の半導体装置に分割するための仮想の
分割線、３１は識別カードを構成するカード基材、３２
はリードフレーム、３３は接着剤、３４は金属細線であ
る。なお第１図から第３図において同一部分には同一番
号を付した。
まず第１図に沿って、本発明の実施例の半導体装置を説
明する。半導体装置１上の集積回路は省略したが集積回
路から導出された？Ｉ！極を２で示した。半導体装置１
は集積回路がその主面に形成された半導体素子３と前記
素子３の裏面に一体的に取９つけられた補強層４から構
成されている。補強層４０強度が半導体素子３の１０倍
であるとすれば、そのような補強層４を裏面に取９つけ
た半導体装置１では、厚さを半導体素子３のみの場合に
比べ、１０分の−にすることができる。また、上記の例
で半導体装置１の強度を２倍にするとしても、厚さを半
導体素子３のみの場合に比べ５分の−にすることができ
る。補強層４としては、非常に広範囲の材料の中から選
択することができる。
明する。半導体装置１上の集積回路は省略したが集積回
路から導出された？Ｉ！極を２で示した。半導体装置１
は集積回路がその主面に形成された半導体素子３と前記
素子３の裏面に一体的に取９つけられた補強層４から構
成されている。補強層４０強度が半導体素子３の１０倍
であるとすれば、そのような補強層４を裏面に取９つけ
た半導体装置１では、厚さを半導体素子３のみの場合に
比べ、１０分の−にすることができる。また、上記の例
で半導体装置１の強度を２倍にするとしても、厚さを半
導体素子３のみの場合に比べ５分の−にすることができ
る。補強層４としては、非常に広範囲の材料の中から選
択することができる。
例えば、補強層４として、半導体チップを構成する材料
とほぼ同一の多結晶基板を使用することができる。例え
ば、半導体チップ３がＩＣ，ＬＳＩをその主面に形成し
たシリコンチップである場合、補強層４として多結晶シ
リコン基板を利用できる。
とほぼ同一の多結晶基板を使用することができる。例え
ば、半導体チップ３がＩＣ，ＬＳＩをその主面に形成し
たシリコンチップである場合、補強層４として多結晶シ
リコン基板を利用できる。
即ち、半導体チップは単結晶であり、容易に割れる弁開
面を有しているのに比して、前記多結晶シリコン基板は
結晶方位がランダムのため弁開面を持たず、この多結晶
シリコン基板を補強層４として使用した場合、これら複
合体の強度は多結晶シリコン基板の強度で決まることに
なる。また、半導体素子１と同一半導体単結晶基板を補
強層４として利用する時には、半導体素子３と補強層４
のそれぞれの弁開面が平行にならないようにして一体化
すれば、弁開面で割れることは無くなり、見掛は上の強
度が上がる。また、補強層４としてはアルミナ基板やサ
ファイヤ基板を使用すれば強度を確保出来る上、半導体
装置１を極めて薄くすることが可能である。さらには、
必要な場合、補強層４として金属を利用することができ
る。特に無電解めっきを利用すれば容易に、接着剤を用
いることなく金属からなる補強層４を取りつけることが
できる。
面を有しているのに比して、前記多結晶シリコン基板は
結晶方位がランダムのため弁開面を持たず、この多結晶
シリコン基板を補強層４として使用した場合、これら複
合体の強度は多結晶シリコン基板の強度で決まることに
なる。また、半導体素子１と同一半導体単結晶基板を補
強層４として利用する時には、半導体素子３と補強層４
のそれぞれの弁開面が平行にならないようにして一体化
すれば、弁開面で割れることは無くなり、見掛は上の強
度が上がる。また、補強層４としてはアルミナ基板やサ
ファイヤ基板を使用すれば強度を確保出来る上、半導体
装置１を極めて薄くすることが可能である。さらには、
必要な場合、補強層４として金属を利用することができ
る。特に無電解めっきを利用すれば容易に、接着剤を用
いることなく金属からなる補強層４を取りつけることが
できる。
次に、第２図に沿って、本発明の一実施例による半導体
装置製造方法のプロセスステップを説明する。第２図人
に、−主面に多数個の半導体装置が形成された半導体基
板２１を示したが、前記半導体基板２１の主面をＢのご
とく保持板２２に仮止めする。次にＣに示すごとく、こ
の状態で前記半導体基板２１の裏面を機械的に研磨、も
しくは研削して充分に薄くする。次にＤに示すごとく補
強層４を一体的に取りつける。次にＥに示すごとく、分
割線２３に沿って個々の半導体装置１に切断する。補強
層４として、板状のものを用いる時は例えば、エポキシ
系の接着剤で接着すればよい。
装置製造方法のプロセスステップを説明する。第２図人
に、−主面に多数個の半導体装置が形成された半導体基
板２１を示したが、前記半導体基板２１の主面をＢのご
とく保持板２２に仮止めする。次にＣに示すごとく、こ
の状態で前記半導体基板２１の裏面を機械的に研磨、も
しくは研削して充分に薄くする。次にＤに示すごとく補
強層４を一体的に取りつける。次にＥに示すごとく、分
割線２３に沿って個々の半導体装置１に切断する。補強
層４として、板状のものを用いる時は例えば、エポキシ
系の接着剤で接着すればよい。
次にＦに示す半導体装置１は通常の半導体装置のアセン
ブリプロセス、即ちダイボンド、ワイヤボンド、樹脂封
止工程をなんら設備１条件を変更することなく通すこと
ができる。
ブリプロセス、即ちダイボンド、ワイヤボンド、樹脂封
止工程をなんら設備１条件を変更することなく通すこと
ができる。
次に、第３図に沿って、本発明の半導体装置を組み込ん
だ識別カードについて説明する。識別カードは通常の磁
気カードと同じ厚さのカード基材３１に６〜７個の外部
端子をその表面に有するモジュールを埋設したものであ
る。第３図に示す識別カードの断面図は一般の半導体製
品に使用されているリードフレームと基本的には同じよ
うなリードフレーム３２に本発明の半導体装置１を搭載
したものを組み込んだ例を示している。即ち、半導体装
置１はリードフレーム３２のリード上に接着剤３３を用
いて接着固定される。前記半導体装置１上の電極（第３
図では省略）とリードフレーム３２は金属細線３４で接
続される。さらに、リードフレーム３２の半導体装置１
が搭載されていない面を除いて保護樹脂３５で被覆され
る。これらをカード基材３１に設けられた凹部に挿入・
固定して識別カードが完成される。本発明の実施例であ
る第３図では、半導体装置１上の電極とリードフレーム
３２との接続を金属細線３４で行う例で説明したが他の
接続方法、例えば、フリップチップ法やフィルムキャリ
ヤ法なども何ら設備、工程を変更することなく用いるこ
とができる。また本発明による薄くて強度の高い半導体
装置は、識別カード以外に薄型化を要求される電子機器
例えば、電卓やメモリカードに適用して多大の効果があ
る。
だ識別カードについて説明する。識別カードは通常の磁
気カードと同じ厚さのカード基材３１に６〜７個の外部
端子をその表面に有するモジュールを埋設したものであ
る。第３図に示す識別カードの断面図は一般の半導体製
品に使用されているリードフレームと基本的には同じよ
うなリードフレーム３２に本発明の半導体装置１を搭載
したものを組み込んだ例を示している。即ち、半導体装
置１はリードフレーム３２のリード上に接着剤３３を用
いて接着固定される。前記半導体装置１上の電極（第３
図では省略）とリードフレーム３２は金属細線３４で接
続される。さらに、リードフレーム３２の半導体装置１
が搭載されていない面を除いて保護樹脂３５で被覆され
る。これらをカード基材３１に設けられた凹部に挿入・
固定して識別カードが完成される。本発明の実施例であ
る第３図では、半導体装置１上の電極とリードフレーム
３２との接続を金属細線３４で行う例で説明したが他の
接続方法、例えば、フリップチップ法やフィルムキャリ
ヤ法なども何ら設備、工程を変更することなく用いるこ
とができる。また本発明による薄くて強度の高い半導体
装置は、識別カード以外に薄型化を要求される電子機器
例えば、電卓やメモリカードに適用して多大の効果があ
る。
発明の効果
以上のように、本発明によれば、極めて割れ易い半導体
素子の裏面に強度の高い補強層を一体化することにより
、半導体基板のみでは実現不可能であった薄さの半導体
装置を容易に実現できる上、前記半導体装置を用いて極
めて信頼性の高い識別カードやその他の薄型機器、薄型
部品を作ることができる。
素子の裏面に強度の高い補強層を一体化することにより
、半導体基板のみでは実現不可能であった薄さの半導体
装置を容易に実現できる上、前記半導体装置を用いて極
めて信頼性の高い識別カードやその他の薄型機器、薄型
部品を作ることができる。
第１図は本発明の一実施例を示す半導体装置の斜視図、
第２図Ａ〜Ｆは本発明の一実施例による半導体装置の製
造方法のプロセスステップを示す断面図、第３図は本発
明の半導体装置を用いた識別カードを示す断面図、第４
図亀〜ｄは従来の製造方法のプロセスステップを示す断
面図である。 １・・・・・・半導体装置、２・・・・・・電極、３・
・・・・・半導体素子、４・・・・・・補強層、２１・
・・・・・半導体基板、２２・・・・・保持板、２３・
・・・・・分割線、３１・・・・・・カード基材、３２
・・・・・・リードフレーム、３３・・・・・・接着剤
、３４・・・・・・金属細線、３６・・・・・・保護樹
脂。 代理人の氏名 弁理士 粟 舒 重 孝 ほか１名実 図 第 ３ 図
第２図Ａ〜Ｆは本発明の一実施例による半導体装置の製
造方法のプロセスステップを示す断面図、第３図は本発
明の半導体装置を用いた識別カードを示す断面図、第４
図亀〜ｄは従来の製造方法のプロセスステップを示す断
面図である。 １・・・・・・半導体装置、２・・・・・・電極、３・
・・・・・半導体素子、４・・・・・・補強層、２１・
・・・・・半導体基板、２２・・・・・保持板、２３・
・・・・・分割線、３１・・・・・・カード基材、３２
・・・・・・リードフレーム、３３・・・・・・接着剤
、３４・・・・・・金属細線、３６・・・・・・保護樹
脂。 代理人の氏名 弁理士 粟 舒 重 孝 ほか１名実 図 第 ３ 図
Claims (6)
- （１）一主面に集積回路が形成された半導体素子の裏面
に補強層を一体的に取りつけた半導体装置。 - （２）補強層が前記半導体素子を構成する半導体材料と
ほぼ同一材料の多結晶基板である請求項１記載の半導体
装置。 - （３）補強層が単結晶基板であり、前記単結晶基板の主
面と交わる劈開面が前記半導体素子を構成する半導体基
板の主面と交わる劈開面と交差するようにして前記単結
晶基板を前記半導体素子の裏面に接着した請求項１記載
の半導体装置。 - （４）補強層が金属である請求項１記載の半導体装置。
- （５）一主面に多数個の半導体素子が形成された半導体
基板をその主面側で保持板により保持し、前記半導体基
板の裏面を研磨、もしくはエッチングして前記半導体基
板の厚さを減じ、次に前記半導体基板の裏面に補強層を
一体的に取りつけた後、前記保持板を除去し、個々に分
割する半導体装置の製造方法。 - （６）請求項１記載の半導体装置をリードフレームもし
くは樹脂基板上に搭載し、前記半導体装置上の電極と前
記リードフレーム又は前記樹脂基板上の導体配線とを接
続し、少なくとも前記半導体装置を樹脂で被覆したモジ
ュールをカード基材に埋設した識別カード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63313399A JPH02158156A (ja) | 1988-12-12 | 1988-12-12 | 半導体装置およびその製造方法およびそれを用いた識別カード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63313399A JPH02158156A (ja) | 1988-12-12 | 1988-12-12 | 半導体装置およびその製造方法およびそれを用いた識別カード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02158156A true JPH02158156A (ja) | 1990-06-18 |
Family
ID=18040802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63313399A Pending JPH02158156A (ja) | 1988-12-12 | 1988-12-12 | 半導体装置およびその製造方法およびそれを用いた識別カード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02158156A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6962407B2 (en) * | 2000-06-07 | 2005-11-08 | Fuji Photo Film Co., Ltd. | Inkjet recording head, method of manufacturing the same, and inkjet printer |
| JP2007059888A (ja) * | 2005-07-29 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7327041B2 (en) | 2001-05-28 | 2008-02-05 | Sharp Kabushiki Kaisha | Semiconductor package and a method for producing the same |
-
1988
- 1988-12-12 JP JP63313399A patent/JPH02158156A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6962407B2 (en) * | 2000-06-07 | 2005-11-08 | Fuji Photo Film Co., Ltd. | Inkjet recording head, method of manufacturing the same, and inkjet printer |
| US7043837B2 (en) | 2000-06-07 | 2006-05-16 | Fuji Photo Film Co., Ltd. | Method of manufacture of inkjet printer head |
| US7327041B2 (en) | 2001-05-28 | 2008-02-05 | Sharp Kabushiki Kaisha | Semiconductor package and a method for producing the same |
| JP2007059888A (ja) * | 2005-07-29 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155068A (en) | Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal | |
| EP0862134B1 (en) | Chip card and fabrication method | |
| GB2149209A (en) | An identification card or similar data carrier incorporating a carrier element for an ic module | |
| US6140697A (en) | Semiconductor device | |
| US6091137A (en) | Semiconductor device substrate and method of manufacturing the same | |
| US6753238B2 (en) | Semiconductor device and manufacturing method thereof | |
| IL107696A (en) | An electronic module with an extremely thin structure | |
| US6046073A (en) | Process for producing very thin semiconductor chips | |
| US6017822A (en) | Method of thinning semiconductor wafer of smaller diameter than thinning equipment was designed for | |
| JPH01179334A (ja) | 半導体素子の実装方法 | |
| JPS62230027A (ja) | 半導体装置の製造方法 | |
| JPH02158156A (ja) | 半導体装置およびその製造方法およびそれを用いた識別カード | |
| US20060261456A1 (en) | Micromodule, particularly for chip card | |
| JPH0799267A (ja) | 半導体装置及びその製造方法 | |
| JPH11214434A (ja) | 半導体素子とその製造方法 | |
| JPH0387299A (ja) | Ｉｃカード | |
| JP2813588B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01270216A (ja) | 半導体集積回路モジュール | |
| JP3145081B2 (ja) | 非接触データキャリアの製造方法 | |
| JPH0780379B2 (ja) | Ｉｃカ−ド | |
| JPS58180033A (ja) | 半導体装置 | |
| JPH11163309A (ja) | 薄膜半導体装置およびその製造方法 | |
| JPH0276798A (ja) | 集積回路装置の製造方法 | |
| JPH03138967A (ja) | Ｉｃカード用モジュール | |
| JPS63176192A (ja) | 半導体装置 |