JPH02156673A - 微粒子をチャネルに用いたトランジスター及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 微粒子をチャネルに用いたトランジスター及びその製造
方法に係り、特にリソグラフィー技術を利用して規則的
に配置された微粒子をチャネルに用いたトランジスター
及びその製造方法に関し、規則的に配置された微粒子を
チャネルに用いたトランジスター及びその製造方法を提
供することを目的とし、 導電性材料からなる微粒子を少なくとも１つトランジス
ターのチャネルとして所定位置に配設してなることを構
成とする。

〔産業上の利用分野〕

本発明は微粒子をチャネルに用いたトランジスター及び
その製造°方法に係り、特に電線リソグラフィー技術を
利用して規則的に配置された微粒子をチャネルに用いた
トランジスター及びその製造方法に関する。導電性超微
粒子（ｄ＜　５００Ａ）の不連続薄膜は各微粒子の静電
容量が非常に小さい（Ｃ〜１０−”Ｆ）ため１個の電子
が微粒子上に移動すると数１０ｍＶの大きな電圧変化を
生じる。このサイズ効果を用いて微粒子をチャネルに用
いると超高速・低消費電力のトランジスター構造を作る
ことが可能となる。まｊこ微粒子として超伝導体微粒子
を用いるとそのエネルギーギャップの存在により、Ｓ／
Ｎ比の高い動作が期待できる。

〔従来の技術〕

第４図（ａ）（ｂ）（ｃ）は微粒子をチャネルに用いた
トランジスターの原理を説明するためのそれぞれ原理図
、等偏口路間、Ｉ−Ｖ特性例である。

すなわち第４図（ａ）はソース（Ｓ）とドレイン（Ｄ）
電極間に設けられた微粒子１からなるチャネルにゲート
電極（Ｇ）の電圧を制御してトンネル電流を流している
図であり、第４図（ｂ）はその等価回路である。

第４図（Ｃ）はゲート電圧をＯ（Ｖｇ＝　０　）にした
時のソース・ドレイン電圧（ｍＶ）とソース・ドレイン
電流（ｎＡ）のＩ−Ｖ特性である。従来の微粒子薄膜は
例えばＡｇ等の金属ソースの蒸着初期に蒸着物が島状に
形成されることを利用して該薄膜をトランジスターに用
いていた。

〔発明が解決しようとする課題〕

このように蒸着により形成した微粒子薄膜は、そのサイ
ズと位置がランダムであり、再現性が悪くしかも安定し
た電気的特性が得られなかった。

本発明は規則的に配置された微粒子をチャネルに用いた
トランジスター及びその製造方法を提供することを目的
とする。

〔課題を解決するための手段〕

上記課題は本発明によれば導電性材料からなる微粒子を
少なくとも１つトランジスターのチャネルとして所定位
置に配設してなることを特徴とする微粒子をチャネルに
用いたトランジスターによって解決される。

更に上記課題は本発明によれば半導体基板上にソース電
極及びドレイン電極を設け、該ソース電極及びドレイン
電極に接触し、且つチャネル領域を被覆する導電性微粒
子薄膜を形成し、リソグラフィー技術により該導電性微
粒子薄膜をパターニングして所定の位置に微粒子チャネ
ルを形成することを特徴とする微粒子をチャネルに用い
たトランジスターの製造方法によって解決される。

成できるメリットがある。

更に本発明の製造工程途中で形成されるソースあるいは
ドレインの各電極にそれぞれ接触した微粒子薄膜細線が
該各電極として利用しうるものである。本発明では微粒
子は直径４００Å以下の大きさでしかも２×１Ｏ−１１
Ｆ以下の静電容量を有する。

〔作　用〕

本発明ではチャネルが、導電性の超薄膜を形成した後、
電子ビームリソグラフィー技術によりパターニングして
形成し得る（電子ビームのスポット１００人中程で細線
の切断を含む）。

チャネルとして形成する導電性薄膜材料としてＡｇ、Ａ
ｕ−Ｐｄ、等の金属及びＹ−Ｂａ−Ｃｎ−０系あるいは
Ｂ１−３ｉ−Ｃａ−Ｃｎ系の酸化物超伝導体が好ましい
が、これらに限るものではない。

また本発明では上記の如く電子ビームの走査のみで微粒
子パターニング可能であるためチャネルとしての位置合
せの問題がなくしかも１つのみならず複数の微粒子をも
所定の位置に規則正しく形〔実施例〕 まず、本発明の微粒子形成方法を第１図に示した原理図
を用いて説明する。

第１図（ａ）に示すように導電性薄膜を約４０人の厚さ
に蒸着形成した後、電子ビームを用いたリソグラフィー
技術にて幅約１００ＯＡの該薄膜のメタル細線１を形成
する。

次に第１図（ｂ）及び（Ｃ）に示すように該薄膜を電子
ビームで切断し、複数の連続した微粒子薄膜２が形成で
きる（図では２個のみ示す）。

第２図（ａ）及び（ｂ）は本発明に係る平面型微粒子Ｆ
ＥＴを示すそれぞれ平面図及び断面図である。

第２図（ａ）及び（ｂ）によればＩｎＰ基板３上にＡｕ
からなるソース・ドレイン電極４．５及びＡｇの微粒子
薄膜６及びＡｇ薄膜配線層７及びゲート絶縁膜であるＡ
β２０３膜８が設けられＡβ２０３膜８上とにＡｇから
なるゲート電極が設けられている。

以上上記平面型微粒子ＦＥＴの製造方法を第３図（ａ　
１）　、（ａ　２）　、（ｂ　１）　、（ｂ　２）　、
（ｃ）及び（ｄ）に基づいて説明する。なお第３図（ａ
ｔ）。

（ｂ　１）、（ｃ）、（ｄ　１）は工程平面図であり、
第３図（ａ２）、（ｂ２）はそれぞれ第３図ａｌ。

ｂｌの断面図である。

第３図（ａｌ）及び（ａ２）に示すようにＩｎＰ基板３
上にＡｇを約２０００人の厚さにスパッタ蒸着しパター
ニングすることによりソース・ドレイン電極４，５を形
成する。

次に第３図（ｂｌ）及び（ｂ２）に示すようにＩｎＰ基
板とソース・ドレイン電極４．５の一部にＡｇの超薄膜
（４０人）　６を形成して、前に説明したようにチャネ
ル部を電子ビームリングラフイーにより細線構造とする
（第３図（Ｃ１））。

次に電子ビームを１００人程度に絞り、細線に照射する
ことによりＡｇ細線を切断し、第３図（ｄ）に示すよう
に微粒子薄膜７を一列に複数形成した。

次に前述の第１図（ａ）及び（ｂ）に示すように、ゲー
ト絶縁膜となるアルミナ（八β２０．）膜８をＣＶＤ法
により約４０人の厚さに形成し、その後Ａｕからなるゲ
ート電極９を形成する。このようにして微粒子をチャネ
ルに用いたトランジスターが製造される。

〔発明の効果〕

以上説明したように本発明によればチャネルとして用い
る微粒子を規則的かつ大きさをそろえて製造できるので
、超高速、低消費電力特性を有する特に平面型のトラン
ジスター構造が再現性よく製造できる。

【図面の簡単な説明】

第１図（ａ）から第１図（ｄ）は本発明に係る微粒子を
製造する製造工程原理図であり、第２図（ａ）及び第２
図（ｂ）は本発明に係る平面型微粒子ＦＥＴを示すそれ
ぞれ平面図及び断面図であり、 第３図（ａ　１）、　（ａ　２）　；第３図（ｂ　１）
、　（ｂ　２）　；第３図（Ｃ）第３図（ｄ）は本発明
に係るＦＥＴを製造する工程を説明するための工程図で
あり、第４図（ａ）、第４図（ｂ）、第４図（Ｃ）は微
粒子をチャネルに用いてトランジスターの原理を説明す
るためのそれぞれ原理図、等偏口路間、Ｉ−■特性例で
ある。 １・・・メタル細線、　　　２．７・・・微粒子薄膜、
３・・・ＩｎＰ基板、 ４．５・・・ソース・ドレイン電極、 ６・・・超薄膜、　　　　訃・・Ａ　ｊｉ！　２０３膜
、９・・・ゲート電極。 （Ｃ） 第１図 １・・・メタル細線 ２・・・微粒子薄膜 （ｑ 第 図 ９・・・ゲ 上電極 （ｂｌ） ′毫 回

Claims (1)

1. 【特許請求の範囲】 １、導電性材料からなる微粒子薄膜（７）を少なくとも
   １つトランジスターのチャネルとして所定位置に配設し
   てなることを特徴とする微粒子をチャネルに用いたトラ
   ンジスター。 ２、半導体基板（３）上にソース電極（４）及びドレイ
   ン電極（５）を設け、 該ソース電極（４）及びドレイン電極（５）に接触し、
   且つチャネル領域を被覆する導電性微粒子薄膜を形成し
   、 リソグラフィー技術により該導電性微粒子薄膜をパター
   ニングして所定の位置に微粒子薄膜（７）のチャネルを
   形成することを特徴とする微粒子をチャネルに用いたト
   ランジスターの製造方法。