JPH02154584A - パルス混合装置 - Google Patents
パルス混合装置Info
- Publication number
- JPH02154584A JPH02154584A JP30798788A JP30798788A JPH02154584A JP H02154584 A JPH02154584 A JP H02154584A JP 30798788 A JP30798788 A JP 30798788A JP 30798788 A JP30798788 A JP 30798788A JP H02154584 A JPH02154584 A JP H02154584A
- Authority
- JP
- Japan
- Prior art keywords
- level
- pulse
- input terminal
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 239000002131 composite material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 101100452776 Arabidopsis thaliana IQD21 gene Proteins 0.000 description 2
- 101000995832 Homo sapiens Nephronectin Proteins 0.000 description 2
- 102100034595 Nephronectin Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
Landscapes
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複合映像信号の自動利得制御装置等に利用さ
れるパルス混合装置に関するものである。
れるパルス混合装置に関するものである。
従来の技術
例えば、複合映像信号の自動利得制御装置において映像
信号の大小にかかわらず同期信号のレベ2ヘ一/ ルを一定に保つため、パルス混合装置を用いて複合映像
信号の水平同期信号のバックポーチに所定レベ)Vの基
準パルスを混合し、同期信号のレベルと基準パルスの和
が一定になるように利得を制御する場合が多い。
信号の大小にかかわらず同期信号のレベ2ヘ一/ ルを一定に保つため、パルス混合装置を用いて複合映像
信号の水平同期信号のバックポーチに所定レベ)Vの基
準パルスを混合し、同期信号のレベルと基準パルスの和
が一定になるように利得を制御する場合が多い。
第3図に従来のパルス混合装置を用いた自動利得制御装
置の一例を示す。
置の一例を示す。
第3図において、入力端子1に印加された複合映像信号
は利得制御増幅器2(以下C1CAと略す)を介して出
力端子3へ出力されるとともにクランプ回路4へ供給さ
れる。クランプ回路4の出力は制御パルス発生器5へ供
給されるとともにパルス混合器6の第1の入力端子61
に供給され、抵抗62とパルス混合器出力端子63を介
して比較器子の正相入力端子に供給される。比較器7の
逆相入力端子には可変電圧源8が接続される。制御ノく
ルス発生器5の出力は、パルス混合器6の第2の入力端
子64を介してNPN)ランジヌタ(以下Trと略す)
66のペースへ供給される。NPNTresのエミッタ
は対になるN T N T r 66の3 ・、 エミッタと定電流源67の一端に接続される。定電流源
67の他端は接地される。N P N T r 65の
コレクタは電源供給端子72に接続される。
は利得制御増幅器2(以下C1CAと略す)を介して出
力端子3へ出力されるとともにクランプ回路4へ供給さ
れる。クランプ回路4の出力は制御パルス発生器5へ供
給されるとともにパルス混合器6の第1の入力端子61
に供給され、抵抗62とパルス混合器出力端子63を介
して比較器子の正相入力端子に供給される。比較器7の
逆相入力端子には可変電圧源8が接続される。制御ノく
ルス発生器5の出力は、パルス混合器6の第2の入力端
子64を介してNPN)ランジヌタ(以下Trと略す)
66のペースへ供給される。NPNTresのエミッタ
は対になるN T N T r 66の3 ・、 エミッタと定電流源67の一端に接続される。定電流源
67の他端は接地される。N P N T r 65の
コレクタは電源供給端子72に接続される。
N P N T r 66のベースは抵抗68を介して
電源供給端子72に接続されるとともに抵抗69を介し
て接地される。N P N T r 66のコレクタは
PNPTr70のコレクタ及びベースに接続されるとと
もにPNPTr71のベースに接続される。
電源供給端子72に接続されるとともに抵抗69を介し
て接地される。N P N T r 66のコレクタは
PNPTr70のコレクタ及びベースに接続されるとと
もにPNPTr71のベースに接続される。
PNPTr70,71のエミッタはともに電源供給端子
72に接続される。P N P T r 71のコレク
タは抵抗62とパルス混合器出力端子63との接続点に
接続される。
72に接続される。P N P T r 71のコレク
タは抵抗62とパルス混合器出力端子63との接続点に
接続される。
比較器子の出力はレベル検出器10を介して0CA2の
制御端子へ供給されGCA2の出力レベルを制御する。
制御端子へ供給されGCA2の出力レベルを制御する。
第4図に、第3図に示した従来例の動作を説明するため
の波形図を示す。
の波形図を示す。
入力端子1に第4図aに示すような複合映像信号が入力
された場合、出力端子3には第4図aと同じ波形でかつ
利得が制御された信号が出力され、またクランプ回路4
の出方にはさらに同期信号先端の電位が一定値にクラン
プされた信号が得られる。
された場合、出力端子3には第4図aと同じ波形でかつ
利得が制御された信号が出力され、またクランプ回路4
の出方にはさらに同期信号先端の電位が一定値にクラン
プされた信号が得られる。
次に制御パルス発生器5が、第4図すのように入力され
た複合映像信号の同期信号を所定の時間だけ遅らせた充
分に大振幅のパルス信号を発生するとき、N P N
T r 66のベースに第4図すのvB66に示すよう
な電位が与えられれば、NPNTr65,66は比較器
として動作し、NPNTreeのコレクク電流は第4図
Cのようになる。
た複合映像信号の同期信号を所定の時間だけ遅らせた充
分に大振幅のパルス信号を発生するとき、N P N
T r 66のベースに第4図すのvB66に示すよう
な電位が与えられれば、NPNTr65,66は比較器
として動作し、NPNTreeのコレクク電流は第4図
Cのようになる。
ここで工、は定電流源67の電流値である。さらにP
N P T r 70 、71はカレントミラーを構成
しているので、抵抗62と出力端子63の接続点には第
4図dのような信号が得られる。ここでvoはクランプ
回路4の出力における同期信号先端の電位、vRは可変
電圧源8の出力電位、vp=R62×11は混合される
パルスのレベル、v8はクランプ回路4の出力における
同期信号レベルである。すなわち、もし比較器7の二つ
の入力電位に差があれば、その誤差電圧が増幅されて5
\ 出力され、レベル検出器10を介してGCA2を制御し
てその差を零にするように動作するので、Vpとvll
の和がvRと■Oの差に等しくなる。。
N P T r 70 、71はカレントミラーを構成
しているので、抵抗62と出力端子63の接続点には第
4図dのような信号が得られる。ここでvoはクランプ
回路4の出力における同期信号先端の電位、vRは可変
電圧源8の出力電位、vp=R62×11は混合される
パルスのレベル、v8はクランプ回路4の出力における
同期信号レベルである。すなわち、もし比較器7の二つ
の入力電位に差があれば、その誤差電圧が増幅されて5
\ 出力され、レベル検出器10を介してGCA2を制御し
てその差を零にするように動作するので、Vpとvll
の和がvRと■Oの差に等しくなる。。
ここでV は所定の値であるからv6すなわち同期信号
レベルが一定になるように動作する。また映像信号レベ
ルががよシも大きくなった場合は、映像信号レベルと同
期信号レベルとの和すなわち複合映像信号のレベルが一
定になるように動作する。
レベルが一定になるように動作する。また映像信号レベ
ルががよシも大きくなった場合は、映像信号レベルと同
期信号レベルとの和すなわち複合映像信号のレベルが一
定になるように動作する。
発明が解決しようとする課題
一般に、映像信号の階調を忠実にするためにVpの値を
充分に大きくとり、映像信号レベルの変化をそのまま出
力するように設定されるが、入力される複合映像信号の
同期信号が大幅に縮んでいる場合には同時信号が正規の
レベルに近づくように0CA2の利得が大きくなるので
、出力端子3のレベルが異常に大きくなることがある。
充分に大きくとり、映像信号レベルの変化をそのまま出
力するように設定されるが、入力される複合映像信号の
同期信号が大幅に縮んでいる場合には同時信号が正規の
レベルに近づくように0CA2の利得が大きくなるので
、出力端子3のレベルが異常に大きくなることがある。
したがって、ビデオカメラのように同期信号レベルが安
定して正規のレベルとなっている信号を入力とする場合
と、テレビジョンチューナーノヨ64−; うに同期信号レベルが正規のレベルから逸脱する可能性
がある信号を入力とする場合とでV の値を切換えるこ
とが必要となる。
定して正規のレベルとなっている信号を入力とする場合
と、テレビジョンチューナーノヨ64−; うに同期信号レベルが正規のレベルから逸脱する可能性
がある信号を入力とする場合とでV の値を切換えるこ
とが必要となる。
しかしながら、第3図において単純に定電流源6了の電
流値工、を切換えることによってVpを切換えると、第
4図dかられかるようにv6のレベルが変化するすなわ
ち出力端子3における複合映像信号のレベルが変化する
という不都合が生じる。
流値工、を切換えることによってVpを切換えると、第
4図dかられかるようにv6のレベルが変化するすなわ
ち出力端子3における複合映像信号のレベルが変化する
という不都合が生じる。
したがって、第4図dにおいてVpの変化と同じだけV
Rもしくは■啄変化できるようなパルス混合器を実現す
ることが望まれる。
Rもしくは■啄変化できるようなパルス混合器を実現す
ることが望まれる。
課題を解決するだめの手段
前記問題点を解決するために、本発明によるパルス混合
器置は、第1の入力端子に印加される入力信号に第1の
所定レベルの直流電位を第2の入力端子に印加される制
御パルスによって決められる所定の期間だけ混合する第
1の混合手段と、前記入力信号に第2の所定レベルの直
流電位が混合される期間を第3の入力端子に印加される
選択信7 ・ 号によって前記所定の期間かもしくは常時のいずれかに
選択する第2の混合手段とを具備するような構成とした
ものである。
器置は、第1の入力端子に印加される入力信号に第1の
所定レベルの直流電位を第2の入力端子に印加される制
御パルスによって決められる所定の期間だけ混合する第
1の混合手段と、前記入力信号に第2の所定レベルの直
流電位が混合される期間を第3の入力端子に印加される
選択信7 ・ 号によって前記所定の期間かもしくは常時のいずれかに
選択する第2の混合手段とを具備するような構成とした
ものである。
作 用
本発明は前述したような構成によって、第2の所定レベ
ルの直流電位を、混合されるノ々ルヌのレベ/L/vp
の一部とするか、クランプ回路4の出力における同期信
号先端の電位v□からのオフセ、ット電圧とするかを選
択できるので、混合されるノくルヌの先端の電位を変化
させることなく、パルスの振幅だけを切換えることがで
きる。すなわち第4図dにおいてVpの変化と同じだけ
Voに相当する電位を変化させることができる。
ルの直流電位を、混合されるノ々ルヌのレベ/L/vp
の一部とするか、クランプ回路4の出力における同期信
号先端の電位v□からのオフセ、ット電圧とするかを選
択できるので、混合されるノくルヌの先端の電位を変化
させることなく、パルスの振幅だけを切換えることがで
きる。すなわち第4図dにおいてVpの変化と同じだけ
Voに相当する電位を変化させることができる。
実施例
以下本発明によるパルス混合装置の実施例について図面
を参照しながら説明する。
を参照しながら説明する。
第1図は本発明の一実施例を用いた自動利得制御装置の
一例のブロック図を示すものであり、第3図と同一部分
については同一符号を付している1、第1図において、
入力端子1に印加された複合映像信号は0CA2を介し
て出力端子3へ出力されるとともにクランプ回路4へ供
給される。クランプ回路4の出力は制御パルス発生器5
へ供給されるとともにパルス混合器6の第1の入力端子
61に供給され、抵抗62とパルス混合器出力端子63
を介して比較器7の正相入力端子に供給される。
一例のブロック図を示すものであり、第3図と同一部分
については同一符号を付している1、第1図において、
入力端子1に印加された複合映像信号は0CA2を介し
て出力端子3へ出力されるとともにクランプ回路4へ供
給される。クランプ回路4の出力は制御パルス発生器5
へ供給されるとともにパルス混合器6の第1の入力端子
61に供給され、抵抗62とパルス混合器出力端子63
を介して比較器7の正相入力端子に供給される。
比較器7の逆相入力端子には可変電圧源8が接続される
。制御パルス発生器5の出力は第2の入力端子64を介
してN P N T r e 5のベースに供給される
。N P N T r 65のエミッタは対になるN
P N’ T r 66のエミッタと定電流源67の一
端に接続される1、定電流源67の他端は接地される。
。制御パルス発生器5の出力は第2の入力端子64を介
してN P N T r e 5のベースに供給される
。N P N T r 65のエミッタは対になるN
P N’ T r 66のエミッタと定電流源67の一
端に接続される1、定電流源67の他端は接地される。
NPNTr65のコレクタは電源供給端子72に接続さ
れる1、N P N T r 66のベースは抵抗73
を介して電源供給端子72に接続されるとともに抵抗7
4と抵抗75を介して接地される。コレクタハP N
P T r 70のコレクタ及びベースに接続されると
ともにP N’ P T r 71のベースに接続され
る。PNPTr70,71のエミッタはともに電源供給
端子72に接続され、Tr71のコレク抵抗74.75
の接続点はN P N T r 76のベースに接続さ
れ、NPNTr7eのコレクタハTr65,66の共通
エミッタに接続され、エミッタは対になるN P N
T r 77のエミッタと定電流源78の一端に接続さ
れる。定電流源78の他端は接地される。N P N
T r 7了のコレクタはT r66のコレクタに接続
され、ベースは抵抗79を介してパルス混合器6の第3
の入力端子80に接続されるとともに抵抗81を介して
接地される。
れる1、N P N T r 66のベースは抵抗73
を介して電源供給端子72に接続されるとともに抵抗7
4と抵抗75を介して接地される。コレクタハP N
P T r 70のコレクタ及びベースに接続されると
ともにP N’ P T r 71のベースに接続され
る。PNPTr70,71のエミッタはともに電源供給
端子72に接続され、Tr71のコレク抵抗74.75
の接続点はN P N T r 76のベースに接続さ
れ、NPNTr7eのコレクタハTr65,66の共通
エミッタに接続され、エミッタは対になるN P N
T r 77のエミッタと定電流源78の一端に接続さ
れる。定電流源78の他端は接地される。N P N
T r 7了のコレクタはT r66のコレクタに接続
され、ベースは抵抗79を介してパルス混合器6の第3
の入力端子80に接続されるとともに抵抗81を介して
接地される。
比較器7の出力はレベル検出器10を介してGCAの制
御端子へ供給されGCA2の出ノJレベルを制御する。
御端子へ供給されGCA2の出ノJレベルを制御する。
第2図に、第1図に示した一実施例の動作を説明するだ
めの波形図を示す。
めの波形図を示す。
入力端子1に第2図aに示すような複合映像信号が入力
され、制御パルス発生器5の出力に第2図すに示すよう
な入力された複合映像信号の同期信号を所定の時間だけ
遅らせた充分に大振幅のパ1oへ一部 ルス信号が得られる場合、N T N T r 66の
ベスに第2図すの■ に示すような電位が与えられ
れば、NPNT r65.66は比較器として動作する
。さらに第3の入力端子80がローレベルのとき、定電
流源78の電流工、はNPNTr76を介してNPNT
r65,66の共通エミッタから流れ込むので、N P
N T r 66のコレクタ電流は第2図Cの左側の
ようになる。ここで工、は定電流源67の電流値である
1、さらにPNPTr 70゜71はカレントミラーを
構成しているので、PNPTr71のコレクタ電流も第
2図Cの左側のようになる。
され、制御パルス発生器5の出力に第2図すに示すよう
な入力された複合映像信号の同期信号を所定の時間だけ
遅らせた充分に大振幅のパ1oへ一部 ルス信号が得られる場合、N T N T r 66の
ベスに第2図すの■ に示すような電位が与えられ
れば、NPNT r65.66は比較器として動作する
。さらに第3の入力端子80がローレベルのとき、定電
流源78の電流工、はNPNTr76を介してNPNT
r65,66の共通エミッタから流れ込むので、N P
N T r 66のコレクタ電流は第2図Cの左側の
ようになる。ここで工、は定電流源67の電流値である
1、さらにPNPTr 70゜71はカレントミラーを
構成しているので、PNPTr71のコレクタ電流も第
2図Cの左側のようになる。
一方、第3の入力端子80がハイレベルのとき、定電流
源78の電流工、はN P N T r 77を介しテ
P N P T r 70のコレクタから流れ込むので
、P N P T r 71のコレクタ電流は第2図C
の右側のように常に工、と同じかそれ以上となる。
源78の電流工、はN P N T r 77を介しテ
P N P T r 70のコレクタから流れ込むので
、P N P T r 71のコレクタ電流は第2図C
の右側のように常に工、と同じかそれ以上となる。
したがって、出力端子63には各々第2図dの左側及び
右側のような信号が得られる。ここで■0はクランプ回
路4の出力における同期信号先端の電位、VRは可変電
圧源8の出力電位、vp=R62×(■1+工、)vs
lは各々第3の入力端子80がローレベルのときに混合
されるパルスのレベルとクランプ回路4の出力における
同期信号レベル、vp2 ” R62×工1 ’ 7g
2は各々第3の入力端子80がハイレベルのときに混合
されるパルスのレベルとクランプ回路4の出力における
同期信号レベル、vo2−R62×工2 はこのときの
抵抗62の両端で発生するオフセット電圧である。
右側のような信号が得られる。ここで■0はクランプ回
路4の出力における同期信号先端の電位、VRは可変電
圧源8の出力電位、vp=R62×(■1+工、)vs
lは各々第3の入力端子80がローレベルのときに混合
されるパルスのレベルとクランプ回路4の出力における
同期信号レベル、vp2 ” R62×工1 ’ 7g
2は各々第3の入力端子80がハイレベルのときに混合
されるパルスのレベルとクランプ回路4の出力における
同期信号レベル、vo2−R62×工2 はこのときの
抵抗62の両端で発生するオフセット電圧である。
すなわち、もし比較器7の二つの入力電位に差があれば
、その誤差電圧が増幅されて出力され、レベル検出器1
0を介して0CA2を制御してその差を零にするように
動作するので、第3の入力端子80がローレベルのとき
には、 ’Vp1+vs1 =■R”0 −(1)また第
3の入力端子8Qがハイレベルのときには、v +v
+v =V −V ・・・・・(2)p2
s2 o2 RO となる。(1) 、 (2)式よシ v −v =v −(vp2+v02)・・欄s
1 s2 pl となシ、上記のように vp1=R62(■1+工2)=vp2+v02である
から(3)式の右辺は零となる。したがって、第3の入
力端子80がローレベルでもハイレベルでも、すなわち
混合されるパルスのレベルを切換えても、クランプ回路
4の出力における同期信号レベルすなわち出力端子3に
おける同期信号レベルは一定となる。。
、その誤差電圧が増幅されて出力され、レベル検出器1
0を介して0CA2を制御してその差を零にするように
動作するので、第3の入力端子80がローレベルのとき
には、 ’Vp1+vs1 =■R”0 −(1)また第
3の入力端子8Qがハイレベルのときには、v +v
+v =V −V ・・・・・(2)p2
s2 o2 RO となる。(1) 、 (2)式よシ v −v =v −(vp2+v02)・・欄s
1 s2 pl となシ、上記のように vp1=R62(■1+工2)=vp2+v02である
から(3)式の右辺は零となる。したがって、第3の入
力端子80がローレベルでもハイレベルでも、すなわち
混合されるパルスのレベルを切換えても、クランプ回路
4の出力における同期信号レベルすなわち出力端子3に
おける同期信号レベルは一定となる。。
発明の効果
以上の説明から明らかなように本発明によれば、比較的
簡単な構成で、混合されるパルスのレベルを切換えたと
きでもパルス先端の電位が変化しないという特徴を持つ
パルス混合装置を実現できる。
簡単な構成で、混合されるパルスのレベルを切換えたと
きでもパルス先端の電位が変化しないという特徴を持つ
パルス混合装置を実現できる。
第1図は本発明によるパルス混合装置の一実施例を用い
た自動利得制御装置を示すブロック図、第2図は同装置
の動作を示すための波形図、第3図は従来のパルス混合
装置を用いた自動利得制御装置を示すブロック図、第4
図は同装置の動作を説明するだめの波形図である。 1・・入力端子、2・・・・・利得制御アンプ、3・・
・13 ・\ ・・・出力端子、4・・・・・・クランプ回路、5・・
・・・制御パルス発生器、6・・・・・パルス混合装置
、7・・・・・比較器、8・・・・・・可変電圧源、1
0・・・・・・レベル検出器。 代理人の氏名 弁理士 粟 野 重 孝 ほか1名第 図 第3図
た自動利得制御装置を示すブロック図、第2図は同装置
の動作を示すための波形図、第3図は従来のパルス混合
装置を用いた自動利得制御装置を示すブロック図、第4
図は同装置の動作を説明するだめの波形図である。 1・・入力端子、2・・・・・利得制御アンプ、3・・
・13 ・\ ・・・出力端子、4・・・・・・クランプ回路、5・・
・・・制御パルス発生器、6・・・・・パルス混合装置
、7・・・・・比較器、8・・・・・・可変電圧源、1
0・・・・・・レベル検出器。 代理人の氏名 弁理士 粟 野 重 孝 ほか1名第 図 第3図
Claims (1)
- 第1の入力端子に印加される入力信号に第1の所定レベ
ルの直流電位を第2の入力端子に印加される制御パルス
によって決められる所定の期間だけ混合する第1の混合
手段と、前記入力信号に第2の所定レベルの直流電位が
混合される期間を第3の入力端子に印加される選択信号
によって前記所定の期間かもしくは常時のいずれかに選
択する第2の混合手段とを具備することを特徴とするパ
ルス混合装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30798788A JPH082093B2 (ja) | 1988-12-06 | 1988-12-06 | パルス混合装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30798788A JPH082093B2 (ja) | 1988-12-06 | 1988-12-06 | パルス混合装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02154584A true JPH02154584A (ja) | 1990-06-13 |
JPH082093B2 JPH082093B2 (ja) | 1996-01-10 |
Family
ID=17975541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30798788A Expired - Fee Related JPH082093B2 (ja) | 1988-12-06 | 1988-12-06 | パルス混合装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH082093B2 (ja) |
-
1988
- 1988-12-06 JP JP30798788A patent/JPH082093B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH082093B2 (ja) | 1996-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0532948B2 (ja) | ||
JPH0479481A (ja) | 映像信号平均輝度レベル検出装置 | |
US5534757A (en) | Amplifying circuit for dynamic focus | |
JPS606576B2 (ja) | 信号変換回路 | |
JPH02154584A (ja) | パルス混合装置 | |
US5818538A (en) | Sync on green signal separating circuit of an image output apparatus | |
KR910006855B1 (ko) | 신호 샘플링 회로 | |
JPH0525230B2 (ja) | ||
JP2540849B2 (ja) | 映像信号処理回路 | |
JPS62117404A (ja) | 可変利得増幅回路 | |
KR830001146B1 (ko) | 신호 변환회로 | |
JPS6314531Y2 (ja) | ||
JPH0518307B2 (ja) | ||
JPH0119496Y2 (ja) | ||
JPH05268620A (ja) | 自動白バランス調整回路 | |
KR0115461Y1 (ko) | 영상신호의 포화 보상 회로 | |
JP2789474B2 (ja) | 利得制御回路 | |
JPH0564035A (ja) | 映像信号のクランプ回路 | |
US5670850A (en) | Video circuit and video signal processing and control techniques for controlling the "tilt" of a video display that may be implemented with LinBiCMOS technology | |
JPS61184056A (ja) | 映像信号処理回路 | |
JP2003283279A (ja) | リミッタ回路及びそれを備えたノコギリ波発生器 | |
JPH0221195B2 (ja) | ||
JPH08274563A (ja) | 信号のコアリング閾値を調整する回路 | |
JPH04354408A (ja) | 電流極性変換回路 | |
JPH0325050B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |