JPH02154417A - 半導体基板及びその製造方法 - Google Patents

半導体基板及びその製造方法

Info

Publication number
JPH02154417A
JPH02154417A JP63309070A JP30907088A JPH02154417A JP H02154417 A JPH02154417 A JP H02154417A JP 63309070 A JP63309070 A JP 63309070A JP 30907088 A JP30907088 A JP 30907088A JP H02154417 A JPH02154417 A JP H02154417A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
film
silicon
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63309070A
Other languages
English (en)
Other versions
JP2680083B2 (ja
Inventor
Takashi Eshita
隆 恵下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63309070A priority Critical patent/JP2680083B2/ja
Priority to EP89122197A priority patent/EP0372412B1/en
Priority to DE68921559T priority patent/DE68921559T2/de
Priority to KR1019890017960A priority patent/KR930004714B1/ko
Priority to US07/446,801 priority patent/US4997787A/en
Publication of JPH02154417A publication Critical patent/JPH02154417A/ja
Application granted granted Critical
Publication of JP2680083B2 publication Critical patent/JP2680083B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 半導体素子を形成する半導体膜を半導体膜形成用基板上
にエピタキシャル成長させて形成した半導体基板及びそ
の製造方法に関し、 素子形成面の結晶特性が良好で、高温でも電気的絶縁特
性が劣化しない半導体基板及びその製造方法を提供する
ことを目的とし、 一面に半導体素子か形成される半導体膜と、前記半導体
膜の他面の周辺部分に設けられた第１の基板と、前記半
導体膜の他面の中央部分に形成された絶縁膜と、前記絶
縁膜上に形成された第２の基板とを有するように構成す
る。
［産業上の利用分野］ 本発明は半導体素子を形成する半導体膜を半導体膜形成
用基板上にエピタキシャル成長させて形成した半導体基
板及びその製造方法に関する。
近年、宇宙機器、原子炉機器、自動車用エンジン機器等
の高温環境下や高放射線環境下で使用できる半導体デバ
イスへの要求が強くなっている。
このような要求に応える半導体デバイス材料として炭化
シリコン（ＳｉＣ）がある。シリコンの場合は３００℃
程度以上では真性領域となって半導体の性質を示さなく
なるのに対し、炭化シリコンの場合は６００℃程度まで
半導体の性質を示すため、高温でも動作可能である。ま
た、炭化シリコンは放射線に対する耐性としても通常の
半導体材料に比べて優れている。
［従来の技術］ このように高温環境下や高放射線環境下で使用可能な半
導体材料である炭化シリコンは、シリコンのように大き
な単結晶ができないため、シリコン基板のような結晶基
板上にエピタキシャル成長させた炭化シリコン膜を用い
るようにしている。
この炭化シリコン膜に半導体素子を形成するためには、
炭化シリコン膜をシリコン基板に対して電気的に絶縁す
る必要がある。
従来の炭化シリコン膜の絶縁方法を第３図乃至第５図に
示す。
第３図に示す絶縁方法では、シリコン基板３０上に不純
物をドープしないノンドープ炭化シリコン膜３２を３〜
６μｍ程度厚く形成し、このノンドープ炭化シリコン膜
３２上に半導体素子を形成する炭化シリコン膜３４を形
成する。絶縁性があるノンドープ炭化シリコン８３２に
より炭化シリコン膜３４をシリコン基板３０に対して絶
縁しようとするものである。
しかしながら、この絶縁方法では、ノンドープ炭化シリ
コン膜３２を厚く形成するため、製造に時間がかかると
いう問題点かあった。また、ノンドープ炭化シリコン膜
３２は３００°Ｃ以上の高温で電気的絶縁特性が低下し
てしまう。このため、高温で動作可能な炭化シリコン膜
３２を用いているのに、ノンドープ炭化シリコン［３２
を絶縁膜として用いているため結局３００℃以上で使用
することができないという問題点があった。
第４図に示す絶縁方法では、シリコン基板４０上に形成
したｎ型炭化シリ・コン膜４２とｐ型炭化シリコン膜４
４によるｐｎ接合により、半導体素子を形成するｐ型炭
化シリコン膜４４をシリコン基板４０に対して絶縁しよ
うするものである。
しかしながら、このｐｎ接合も３００℃以上の高温では
電気的絶縁特性が低下してしまい、高温で動作可能な炭
化シリコン膜３２を用いているのに３００℃以上で使用
することができないという問題点があった。　　　　　
　　　　　゛第５図に示す絶縁方法では、同図（ａ）に
示すようにシリコン基板５０上に炭化シリコン膜５２と
酸化シリコン膜５４を形成したものと、同図（ｂ）に示
すようにシリコン基板５６に酸化シリコン膜５８を形成
したものを用意する。次に、同図（、Ｃ）に示すように
、同図（ｂ）に示す基板上に同図ｆａ）に示す基板を裏
返しにして載せ、両基板に交流電圧を印加する。すると
、両基板の酸化シリコン膜５４．５８か溶融して接着す
る。次に裏返して載せたほうのシリコン基板５６をエツ
チングなどにより除去して同図（ｄ）に示ずように炭化
シリコン膜５２を露出させる。炭化シリコン膜５２は、
絶縁膜である酸化シリコン膜５４．５８を介して形成さ
れ、シリコン膜５６と十分な絶縁性か確保される。
しかしながら、この絶縁方法は半導体基板を製造するの
に時間がかかるという問題がある。また、半導体素子を
形成する炭化シリコンＷＡ５２の表面はシリコン基板５
６との界面であるため、格子不整合に起因する結晶転移
が起きやすく半導体素子を形成するには適していないと
いう問題がある。
［発明が解決しようとする課題］ このように従来の絶縁方法では、高温において電気的絶
縁特性が低下してシリコン基板への漏洩電流が比較的大
きくなり良好な素子特性を得ることができなかったり、
炭化シリコン膜の素子形成面の結晶特性か悪く電気的特
性かよい素子を製造することができないという問題があ
った。
本発明は上記事情を考慮してなされたもので、素子形成
面の結晶特性が良好で、高温でも電気的絶縁特性が劣化
しない半導体基板及びその製造方法を提供することを目
的とする。
［課題を解決するための手段］ 上記目的は、一面に半導体素子か形成される半導体膜と
、前記半導体膜の他面の周辺部分に設けられた第１の基
板と、前記半導体膜の他面の中央部分に形成された絶縁
膜と、前記絶縁膜上に形成された第２の基板とを有する
ことを特徴とする半導体基板によって達成される。
上記目的は、半導体膜形成用基板の一面に半導体膜をエ
ピタキシャル成長する工程と、前記半導体膜形成用基板
の他面の周辺部分をマスクして、前記半導体膜形成用基
板の中央部分をエツチンク除去し、前記半導体膜のみ残
存させる工程と、前記半導体膜の前記半導体形成用基板
側の面に絶縁膜を介して保持用基板を形成する工程とを
有することを特徴とする半導体基板の製造方法によって
達成される。
１作用］ 本発明による半導体基板は、半導体素子か形成される半
導体膜の中央部分か絶縁膜を介して保持用基板上に形成
されているため十分な電気的絶縁特性を有しており、素
子形成面はエピタキシャル成長された半導体膜の上面で
あるため結晶特性がよく、電気的特性かよい素子を製造
することができる。
［実施例］ 以下、図示の実施例に基ついて本発明を説明する。
第１図に本発明の一実施例による半導体基板を示す。
半導体素子か形成される炭化シリコン膜１２は単結晶の
シリコン基板１０上にヘテロエピタキシャル成長させて
形成されたものである。炭化シリコン膜１２形成時に用
いられたシリコン基板１０は中央部分が除かれたドーナ
ッツ形状をしており、炭化シリコンＷＡ１２の周辺部分
かシリコン基板１０により保持されている。なお、この
周辺部分は半導体基板製造上必要な部分であって半導体
素子形成には用いられない領域である。半導体素子が形
成される炭化シリコン膜１２の中央部分は絶縁膜である
酸化シリコンｆｌｉ１４を介してシリコン基板１０より
径の小さいシリコン基板１６により保持されている。
このように本実施例による半導体基板は、半導体素子か
形成される炭化シリコン膜の中央部分が酸化シリコン膜
を介してシリコン基板上に形成されているため十分な電
気的絶縁特性を有しており、素子形成面はエピタキシャ
ル成長された炭化シリコン膜の上面であるため結晶特性
がよく、電気的特性かよい素子を製造することかできる
。
この半導体基板の製造方法を第２図を用いて説明する。
先ず、シリコン基板１０上に例えば化学気相堆積法によ
り３０００人〜１μｍ程度の炭化シリコン膜１２をヘテ
ロエピタキシャル成長させろく第２図（ａ））、この炭
化シリコン膜］２の比抵抗及び導電型は、エピタキシャ
ル成長させるときに用いられるＰＨ３、Ｂ２　Ｈ６、Ａ
Ｉ　（ＣＨ３）　１等の量により制御される。
次に、治具］８を用いて炭化シリコン膜１２が形成され
たシリコン基板１０を挟む。治具１８は第２図［ｂ）に
示ずように、炭化シリコン膜１２の上面に接する蓋部材
１８ａと、シリコン基板１０の下面の周辺部分をマスク
するマスク部材１８ｂから構成されている。蓋部材１８
ａの内周面とマスク部材１８ｂの外周面にはネジ山が形
成されており、蓋部材１８ａを回転することによりマス
ク部材１８ｂのテフロン製部材１８ｃをシリコン基板］
０の下面に強固に密着させることができる。
したがって、このテフロン製部材１８　ｃによりシリコ
ン基板１０の周辺部分がマスクされる。
このようにして治具１８により挟まれた状態で炭化シリ
コン膜１２が形成されたシリコン基板１０を、フッ酸（
ＦＨ）と硝酸（’ＨＮＯ３）と酢酸（ＣＨ３Ｃ００Ｈ）
の混合液を用いてエツチングする。すると、シリコン基
板１０のうち、テフロン製部材１８ｃによりマスクされ
ていない中央部分だけが第２図（ｂ）に示すようにエツ
チング除去され、炭化シリコン膜１２の下面が露出され
る。
次に、熱酸化により炭化シリコン膜１２の下面に５００
〜５０００人程度の薄い酸化シリコン膜１４ａを形成し
、更にこの酸化シリコン膜１４Ｊ１の下面に化学気相堆
積法又はプラズマ気相堆積法により酸化シリコン膜１４
ｂを１〜３μｍ堆積させる（第２図（Ｃ））。このよう
に薄い熱酸化シリコン膜１４ａを形成した後に酸化シリ
コン膜１４ｂを形成しためで、炭化シリコン膜１２に酸
化シリコン膜１４が密着性良く形成される。
次に、シリコン基板１０より径が小さい第２のシリコン
基板１６を酸化シリコン膜１４上に密着接触させ、約８
００°Ｃに加熱すると共に、炭化シリコン１１１１２と
シリコン基板１６との間に１．５ｋＶ程度の高周波電圧
を印加する（第２図（ｄ））。
すると、シリコン基板１２が酸化シリコン膜１４に強固
に接着されるに のようにして形成された炭化シリコン膜１２表面に常法
により半導体素子を形成する。第２図［ｅ）は素子形成
部分を拡大゛して図示したもので、炭化シリコン膜１２
表面にＣＭＯ３ＦＥＴを形成したものである。ｐ型炭化
シリコン膜１２にｎ型ウェル２０を形成し、ｐ型炭化シ
リコン膜１２上に形成されたＮＭＯ３ＦＥ、Ｔ２２とｎ
型ウェル２０上に形成された２ＭＯ８ＦＥＴ２４でＣ，
Ｍ　Ｏ’　５ＦＥＴを構成する。ｐ型炭化シリコン膜１
２上にｎ＋＋ソース領域２２ａとｎ＋型トドレイン領域
２２ｂ相対して形成され、これらの間のチャネル領域上
にゲート酸化膜２２’　ｃを介して多結晶シリコンゲー
ト２２ｄが形成されてＮＭＯ８ＦＥＴ２２を構成してい
る。また、ｎ型ウェル２０上にｐ“型ソース領域２４．
ａとｐ＋型トドレイン領域２４ｂ相対して形成され、こ
れらの間のチャネル領成上にゲート酸化膜２４ｃを介し
て多結晶シリコンゲート２４ｄが形成されてＰＭＯ３Ｆ
ＥＴ２４を構成している。
このように本実釉例によれば良好な素子形成面を有し、
シリコン基板と完全に絶縁された炭化シリコン膜を有す
る半導体基板を簡単に製造することができる。
本発明は上記実施例に限らす種々の変形が可能である。
例えば、上記実施例の製造方法ではエツチングする際の
シリコン基板を治具を用いてマスクしたが、シリコン基
板の周辺部分にレジストを・塗布してマスクしてエツチ
ングしてもよい。
また、上記実施例の製造方法では酸化シリ、コン膜を形
成するのに熱酸化した後に化学気相堆積法又はプラズマ
気相堆積法により酸化シリコン膜を堆積させたが、熱酸
化することなく１炭化シリコン膜に直接化学気相堆積法
又はプラズマ気相堆積法により酸化シリコン膜を堆積さ
せてもよい。
さらに１、上記実施例の製造法で、は、保持用のシリコ
ン膜を接着して半導体基板を形成した後に炭化シリコン
膜表面に半導体素子を形成するようにしたが、保持用の
シリコン膜を接着する前に、半導体素子形成工程の一部
分、例えばウェル形成のためのイオン注入工程を行って
もよい。
また、上記実施例では炭化シリコン膜を保持するのにも
シリコン基板を用いたが、他の材料の基板により保持す
るようにしてもよい。
さらに、炭化シリコン膜を形成するなめに用いる基板も
シリコン基板に限らない。例えば、β型炭化シリコン基
板（β−３ｉＣ）上にα型炭化シリコン膜（α−５ｉＣ
）をホモエピタキシャル成長させた半導体基板にも本発
明を適用できる。また、半導体素子を形成する半導体膜
も炭化シリコン膜に限らず、大きな単結晶の製造・が困
難な他の半導体材料を半導体基板化する場合にも本発明
を適用できる。
［発明の効果］ 以上の通り、本発明によれは素子形成面の結晶特性が良
好で、高温でも電気的絶縁特性が劣化しない半導体基板
を得ることかできる。
【図面の簡単な説明】
第１図は本発明の一実施例による半導体基板の断面図、 第２図は本発明の一実施例による半導体基板の製造方法
を示ず工稈断面図 第３図は従来の半導１本基板の一例を示す図、第４図は
従来の半導体基板の他の例を示す図、第５図は従来の半
導体基板の更に他の例を示す図である。 図において、 １０・・・シリコン基板、 １２・・・炭化シリコン膜、 １４・・・酸化シリコン膜、 １６・・・小さいシリコン基板 １８・・・治具、 １−８　ａ・・・蓋部材、 ５２・・・炭化シリコン膜、 ５４・・・酸化シリコン膜、 ５６・・・シリコン基板、 ５８・・・酸化シリコン膜。

Claims (1)

  1. 【特許請求の範囲】 １、一面に半導体素子が形成される半導体膜と、 前記半導体膜の他面の周辺部分に設けられた第１の基板
    と、 前記半導体膜の他面の中央部分に形成された絶縁膜と、 前記絶縁膜上に形成された第２の基板と を有することを特徴とする半導体基板。 ２、半導体膜形成用基板の一面に半導体膜をエピタキシ
    ャル成長する工程と、 前記半導体膜形成用基板の他面の周辺部分をマスクして
    、前記半導体膜形成用基板の中央部分をエッチング除去
    し、前記半導体膜のみ残存させる工程と、 前記半導体膜の前記半導体形成用基板側の面に絶縁膜を
    介して保持用基板を形成する工程とを有することを特徴
    とする半導体基板の製造方法。
JP63309070A 1988-12-06 1988-12-06 半導体基板及びその製造方法 Expired - Fee Related JP2680083B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63309070A JP2680083B2 (ja) 1988-12-06 1988-12-06 半導体基板及びその製造方法
EP89122197A EP0372412B1 (en) 1988-12-06 1989-12-01 A method for fabricating a semiconductor film which is electrically isolated from substrate
DE68921559T DE68921559T2 (de) 1988-12-06 1989-12-01 Verfahren zur Herstellung einer vom Substrat elektrisch isolierten Halbleiterschicht.
KR1019890017960A KR930004714B1 (ko) 1988-12-06 1989-12-05 기판으로부터 전기절연된 반도체막의 제조방법
US07/446,801 US4997787A (en) 1988-12-06 1989-12-06 Method for fabricating a semiconductor film which is electrically isolated from a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63309070A JP2680083B2 (ja) 1988-12-06 1988-12-06 半導体基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH02154417A true JPH02154417A (ja) 1990-06-13
JP2680083B2 JP2680083B2 (ja) 1997-11-19

Family

ID=17988521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63309070A Expired - Fee Related JP2680083B2 (ja) 1988-12-06 1988-12-06 半導体基板及びその製造方法

Country Status (5)

Country Link
US (1) US4997787A (ja)
EP (1) EP0372412B1 (ja)
JP (1) JP2680083B2 (ja)
KR (1) KR930004714B1 (ja)
DE (1) DE68921559T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237125A (ja) * 2005-02-23 2006-09-07 Kansai Electric Power Co Inc:The バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置
JP2008306193A (ja) * 2003-08-22 2008-12-18 Kansai Electric Power Co Inc:The 半導体装置の製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574669A (ja) * 1991-09-18 1993-03-26 Rohm Co Ltd 半導体装置の製造方法
JP3058954B2 (ja) * 1991-09-24 2000-07-04 ローム株式会社 絶縁層の上に成長層を有する半導体装置の製造方法
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5581712A (en) * 1994-11-17 1996-12-03 Intel Corporation Method and apparatus for managing live insertion of CPU and I/O boards into a computer system
US5563428A (en) * 1995-01-30 1996-10-08 Ek; Bruce A. Layered structure of a substrate, a dielectric layer and a single crystal layer
US6303508B1 (en) 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US7235857B2 (en) * 2001-05-25 2007-06-26 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
JP5306193B2 (ja) 2006-06-29 2013-10-02 クリー インコーポレイテッド ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
EP2052414B1 (en) 2006-08-17 2016-03-30 Cree, Inc. High power insulated gate bipolar transistors
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
CN103918079B (zh) 2011-09-11 2017-10-31 科锐 包括具有改进布局的晶体管的高电流密度功率模块
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US10120424B2 (en) * 2017-01-19 2018-11-06 Intel Corporation Conductive stress-relief washers in microelectronic assemblies

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1439822A (en) * 1973-02-06 1976-06-16 Standard Telephones Cables Ltd Gallium arsenide photocathodes
US4142925A (en) * 1978-04-13 1979-03-06 The United States Of America As Represented By The Secretary Of The Army Method of making silicon-insulator-polysilicon infrared image device utilizing epitaxial deposition and selective etching
US4512825A (en) * 1983-04-12 1985-04-23 The United States Of America As Represented By The Secretary Of The Navy Recovery of fragile layers produced on substrates by chemical vapor deposition
WO1987006060A1 (en) * 1986-03-28 1987-10-08 Fairchild Semiconductor Corporation Method for joining two or more wafers and the resulting structure
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306193A (ja) * 2003-08-22 2008-12-18 Kansai Electric Power Co Inc:The 半導体装置の製造方法
JP2006237125A (ja) * 2005-02-23 2006-09-07 Kansai Electric Power Co Inc:The バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置

Also Published As

Publication number Publication date
DE68921559T2 (de) 1995-11-02
KR930004714B1 (ko) 1993-06-03
KR900010950A (ko) 1990-07-11
DE68921559D1 (de) 1995-04-13
EP0372412A1 (en) 1990-06-13
US4997787A (en) 1991-03-05
EP0372412B1 (en) 1995-03-08
JP2680083B2 (ja) 1997-11-19

Similar Documents

Publication Publication Date Title
JPH02154417A (ja) 半導体基板及びその製造方法
JP2685819B2 (ja) 誘電体分離半導体基板とその製造方法
US4819037A (en) Semiconductor device
JPH01135070A (ja) 半導体基板の製造方法
US3400309A (en) Monolithic silicon device containing dielectrically isolatng film of silicon carbide
JP3197803B2 (ja) 転位欠陥の少ない半導体製造方法
JP2002280531A (ja) 半導体基板及びその製造方法
US4131909A (en) Semiconductor integrated circuit isolated through dielectric material and a method for manufacturing the same
KR0148500B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2612040B2 (ja) β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法
JPH01196873A (ja) 炭化珪素半導体装置
US4868140A (en) Semiconductor device and method of manufacturing the same
JPS60152018A (ja) 半導体薄膜結晶層の製造方法
US3327181A (en) Epitaxial transistor and method of manufacture
JP2846986B2 (ja) 半導体ウェーハの製造方法
JPH0722315A (ja) 半導体膜の製造方法
JPH0249422A (ja) 炭化珪素半導体装置の製造方法
JP2760505B2 (ja) Ｐｉｎダイオードの製造方法
JP2023025432A (ja) 窒化物半導体基板及びその製造方法
JPS59104139A (ja) 半導体集積回路装置
JPH0653311A (ja) 半導体集積回路装置
JPS58132948A (ja) 半導体装置の製造方法
JPH02291123A (ja) 炭化珪素半導体装置
JPS63260014A (ja) 炭化珪素単結晶薄膜の形成方法
JPH0470771B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees