JPH02151265A

JPH02151265A - 電源装置

Info

Publication number: JPH02151265A
Application number: JP30303988A
Authority: JP
Inventors: Kunio Suzuki; 邦夫鈴木; Tadasato Iida; 飯田　忠郷
Original assignee: Toshiba Corp; Toshiba Audio Video Engineering Co Ltd
Current assignee: Toshiba Corp; Toshiba AVE Co Ltd
Priority date: 1988-11-30
Filing date: 1988-11-30
Publication date: 1990-06-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）この発明は、例えば、空気調和装置のファンモータを駆
動するに好適なスイッチングレギュレータとも呼ばれる
電源装置に関するものである。

（従来の技術）この種の従来の電源装置は、商用電源の交流を安定した
直流に変換する主電源装置と、同じく商用電源の交流を
変換して、主電源装置の制御動作に必要な直流を得る制
御電源装置とで構成されていた。

ここで、主電源装置は、商用電源電圧を整流平滑して得
られた直流電圧を、スイッチング素子としてのトランジ
スタを介してトランスの一次側に供給する一方、トラン
スの二次側に発生する交流電圧を整流平滑して直流電圧
を得ると共に、この直流電圧と基準電圧とを比較してＰ
ＷＭ信号を生成し、このＰＷＭ信号に応じてトランジス
タをオン、オフさせる構成になっていた。

また、制御電源装置もまた、主電源装置と同様なスイッ
チング電源を用いることが多かった。

この結果、主電源装置は制御電源装置の安定化された直
流電圧で動作すると共に、ファンモータに定電圧の直流
を供給することができる。

（発明が解決しようとする課題）上述した従来の主電源装置は、負荷に供給する直流電圧
と、鋸歯状に変化する基準電圧とを比較してＰＷＭ波形
を生成するが、一般に負荷が重くなる程、パルス幅は広
くなり、このパルス幅に対応してトランジスタをオンに
する。従って、負荷によっては幅の広いパルス波が連続
するともあり、このときトランジスタのオン状態が継続
してこれを破壊に至らしめることがある。従って、これ
を防ぐために、ＰＷＭ波形を生成する回路はパルスの最
大幅を規制する上限規制回路を備えているのが一般的で
ある。

しかしながら、負荷状態は重くなる場合だけでなく、フ
ァンモータ以外の負荷との兼ね合いで、負荷が極端に軽
くなる場合がある。にも拘らず、従来はその対策が立て
られていなかった。このため、パルス幅が非常に狭くな
り、極端な場合にはその幅が零になって、電圧制御回路
が間欠発振して出力電圧にノイズが重畳するという問題
点があった。

この発明は上記の問題点を解決するためになされたもの
で、負荷が極端に軽くなったとしても、安定な出力電圧
が得られる電源装置を得ることを目ｒ白とする。

〔発明の構成〕

（課題を解決するための手段）この発明は、トランスの一次側に加わる電圧をスイッチ
ング素子でオン、オフし、前記トランスの二次側に発生
する電圧と基準電圧との偏差に対応したパルス幅変調波
を生成し、このパルス幅変調波に従って前記スイッチン
グ素子を制御する電源装置において、前記パルス幅変調
波の最小幅を規制する下限規制回路を備えたことを特徴
とするものである。

（作　用）この発明においては、パルス幅変調波の最小幅を規制し
ているので、負荷が極端に軽くなったとしても、このパ
ルス幅が零になるという事態を未然に防ぐことができ、
これによって、電圧制御回路の間欠発振を防止し得ると
同時に、出力電圧を安定化することができる。

（実施例）第２図は本発明の一実施例の概略構成を示すブロック回
路図である。これは、プラグ１を介して取り込まれる商
用電源の交流を安定した直流に変換する主電源装置２と
、同じくプラグ１を介しで取り込まれる商用電源の交流
を変換して、主電源装置２の制御動作に必要な直流を得
る制御電源装置３とで構成され、このうち、主電源装置
２の直流出力がスイッチ回路４を介してファンモータ５
に供給される。

ここで、主電源装置２においては、商用電源電圧が整流
回路２１によって整流されると、コンデンサ２２でこれ
が平滑され、得られた直流電圧がトランジスタ２３でオ
ン、オフされてトランス２４の一次側に供給される。そ
して、トランス２４の二次側に発生する交流電圧が整流
回路２５で整流され、さらに、コンデンサ２６で平滑さ
れてスイッチ回路４を介してファンモータ５に加えられ
る。また、コンデンサ２６で平滑された直流電圧は電圧
検出回路２７で検出され、その検出信号がパルス幅変２
１（以下ＰＷＭという）波形制御回路２８に加えられる
。このＰＷＭ波形制御回路２８は制御電源装置３の比較
的安定化された直流電圧で動作し、ファンモータ５の供
給電圧を一定に保つようなＰＷＭ信号を生成してベース
ドライブ回路２９に与える。ベースドライブ回路２９は
これに加えられるＰＷＭ信号に応じてトランジスタ２３
をオン、オフさせる。

一方、制御電源装置３においては、商用電源電圧が整流
回路３１によって整流されると、コンデンサ３２でこの
電圧が平滑され、得られた直流電圧がやはりスイッチン
グ電源でなる制御電源回路３３に与えられてここで安定
化される。この場合、プラグ１は商用電源の１００ｖの
コンセントに差し込むべきものであるが、これが２００
Ｖの交流電源に誤接続された場合の危険性を除去するた
めに、誤印加検出回路３４が設けられている。この誤印
加検出回路３４はコンデンサ３２の両端電圧を険出し、
この電圧が所定値を超えたとき制御電源回路３３の動作
を停止させるようになっている。

第１図は主電源装置２を構成するＰＷＭ波形制御回路２
８の詳細な構成を示すブロック図である。

同図において、主電源装置２が出力すべき基準電圧信号
■８を発生する基準電圧発生回路４１と、上記電圧検出
回路２７とが帰還増幅回路４２に接続されている。この
帰還増幅回路４２は両信号を比較し、その偏差分を増幅
してＰＷＭ信号発生回路４４に与える。また、鋸歯状の
電圧信号を発生するために発振回路４３が設けられ、そ
の電圧信号もＰＷＭ信号発生回路４４に与えられる。

ＰＷＭ信号発生回路４４は帰還増幅回路４２の出力波形
と、発振回路４３の出力波形とを比較してＰＷＭ信号を
生成するが、このＰＷＭ信号発生回路４４にはさらに、
ＰＷＭ波形の最大幅を規制するためのＰＷＭ上限規制回
路４５と、最小幅を規制するためのＰＷＭ下限規制回路
４６とが接続され、これによって、最小幅および最大幅
の両方を規制したＰＷＭ信号がベースドライブ回路２９
に加えられる。第３図はこのＰＷＭ信号発生回路４４の
詳しい動作を説明するための波形図である。

すなわち、発振回路４３が時刻ｔ１から直線的に増大し
て時刻ｔ５にて最大レベルに到達し、さらに、最大レベ
ルから零レベルに戻る鋸歯状の信号を発生する。また、
ＰＷＭ上限規制回路４５は鋸歯状波の最大レベルより僅
かに低い上限規制値Ｖｕを、ＰＷＭ下限規制回路４６は
鋸歯状波の約半分のレベルの下限規制値ｖＬをそれぞれ
出力する。ＰＷＭ信号発生回路４４は、帰還増幅回路４
２の出力が発振回路４３の出力を超えている間、ｒＨＪ
レベルになるＰＷＭ波を生成するが、図示したように、
帰還増幅回路４２の出力レベルが下限規制値ｖＬより低
く、時刻ｔ３で両者が一致する場合には、幅がＷｌのＰ
ＷＭ波を生成するのではなく、幅がＷＬのＰＷＭ波を生
成する。これとは反対に、帰還増幅回路４２の出力レベ
ルが上限規制値Ｖｕより高く、時刻ｔ４以降で両者が一
致する場合には、幅がＷ、のＰＷＭ波を生成する。

このようにして、ＰＷＭ信号発生回路４４はパルスの最
小幅および最大幅の両方を規制したＰＷＭ信号を生成し
てベースドライブ回路２９に与える。

第４図は制御電源装置３の詳細な構成を示す回路図であ
る。同図において、コンデンサ３２の両端にはツェナー
ダイオードＺ１．Ｚ２、Ｚ３．抵抗Ｒｔ　、　Ｒ２がこ
の順に直列接続され、さらに、抵抗Ｒ、コンデンサＣ２
の並列回路、ダイオ−ドＤ、トランジスタＱｌがこの順
に直列接続されている。また、コンデンサ３２の正画と
、ダイオードＤ　およびトランジスタＱ１の相互接合点
■ とにトランス３５の一次巻線Ｗ１１が接続され、このト
ランス３５の補助巻線Ｗ１２が、コンデンサＣおよび抵
抗Ｒ５を介して、コンデンサ３３の負極と、トランジス
タＱｌのベースとに接続されている。そして、コンデン
サ３３の負極と、トランジスタＱ　のベースとの間には
、抵抗Ｒ１゜Ｒ２の相互接合点にベースが接続されたト
ランジスタＱ　　ダイオードＤ２がそれぞれ並列接続さ
２　′ れると共に、ツェナーダイオードＺ４およ′びコンデン
サＣ４の直列回路が接続されている。また、補助巻線Ｗ
１゜にはダイオードＤ３および抵抗Ｒ６の直列回路が接
続され、これらダイオードＤ３および抵抗Ｒ６の相互接
合点と、上記ツェナーダイオードＺ４およびコンデンサ
Ｃ４の相互接合点とが接続されている。さらにまた、コ
ンデンサ３２の正極とトランジスタＱ１のベースとの間
に抵抗Ｒ４が接続されている。一方、トランス３５は直
列に接続された二次巻線Ｗ２１’　Ｗ２□を有し、その
両端間にダイオードＤ　およびコンデンサＣ４が直列接
続され、二次巻線Ｗ２２にダイオードＤ５およびコンデ
ンサＣＧが直列接続されている。

次に、この制御電源装置３の動作について説明する。整
流回路３１によって整流され、コンデンサ３２で平滑さ
れた直流電圧がツェナーダイオードＺ１．Ｚ２、Ｚ３．
抵抗Ｒｔ　、　Ｒ２の直列回路に印加される。ツェナー
ダイオード２１，２２、Ｚ３としてはツェナー電圧が４
７Ｖのものが用いられ、整流回路３１に１００ｖを超え
る電圧が印加された時に始めてこの回路に電流が流れ、
その値が所定値を超えたときにトランジスタＱ２がオン
動作する。従って、整流回路３１に約１００Ｖの電圧が
印加されている状態ではトランジスタＱ２はオフ状態（
以下、単にオフという）に保持される。そして、この状
態では抵抗Ｒ４を通してトランジスタＱｌにベース電流
が流れ、このトランジスタＱｌはオン状Ｂ（以下、単に
オンという）になる。従って、トランス３５の一次巻線
Ｗｌｌに電流が流れ、これに応じて補助巻線Ｗ１□に電
圧が誘起されると共に、ダイオードＤ３および抵抗Ｒの
直列回路に電流が流れ、コンデンサＣ４を図示極性に充
電する。このコンデンサＣ４への充電により、ツェナー
ダイオードＺ４の両端電圧がそのツェナー電圧を超える
と、抵抗Ｒ４を通る電流もこのツェナーダイオードＺ４
に流れ、トランジスタＱ、がオフになる。これによって
−次巻線Ｗ　の電流が遮断されると共に、補助巻線Ｗ１
□に逆向きの電圧が誘起され、この電圧により、コンデ
ンサＣおよび抵抗Ｒ５を介してトランジスタＱｌに再び
ベース電流が供給される。以下、これらの動作の繰り返
しにより、すなわち、回路の発振によりトランス３５の
二次巻線Ｗ２□、Ｗ２２にそれぞれ同相の交流電圧が誘
起され、これらが整流、平滑されてコンデンサＣ５の両
端に１２Ｖの直流電圧が、コンデンサＣＢの両端に６，
７ｖの直流電圧がそれぞれ発生する。そして、これらの
電圧が上記主電源装置２に供給される。

ここで、プラグ１が誤って２００ｖの交流電源に接続さ
れたとすれば、コンデンサ３２の両端電圧がほぼ倍にな
り、これによってトランジスタＱ２がオンになる。この
トランジスタＱ２がオンになれば、トランジスタＱｌに
流れるべきベース電流がトランジスタＱ２を通して流れ
る。従って、プラグ１が２００Ｖの交流電源に接続され
ている限り、トランジスタＱｌはオフとなって、スイッ
チング電源としての機能を失う。

この場合、ツェナーダイオード２１，２２、Ｚ　　抵抗
Ｒｔ　、Ｒ２の直列回路と、トランジス３　゛りＱ２とで第２図の誤印加検出回路３４を構成している
。

ところで、制御電源装置３としては、例えば、主電源装
置２と同様な構成のスイッチング電源を応用することも
できる。

第５図はその構成例である。同図において、コンデンサ
３２の両端には、トランジスタ５３を介して、トランス
５４の一次巻線が接続されている。

また、このトランス５４の二次巻線には整流口路５５が
接続され、さらに、この整流回路５５に平滑用のコンデ
ンサ５６が接続されている。コンデンサ５６の両端電圧
はスイッチ５７．５８を介してそれぞれ負荷７１．７２
に供給されるが、その電圧が前述したと同様に電圧検出
回路５９で検出され、その検出信号がＰＷＭ波形制御回
路６０に加えられる。また、ＰＷＭ波形制御回路６０の
ＰＷＭ信号によってベースドライブ回路６１がトランジ
スタ５３をオン、オフ制御する。これにより、安定化さ
れた直流電圧が負荷７１．７２に供給される。

なお、第４図に示した実施例では、交流電源電圧を整流
、平滑した直流電圧によって誤印加を検出をしたが、こ
こでは、ＰＷＭ波形制御回路６０が出力するＰＷＭ信号
を積分する積分回路６２と、Ａ／Ｄ変換器６３を含んで
なるＣＰＵ６４とで誤印加検出回路を構成し、誤印加と
判定したときにスイッチ５７．５８を開放する構成にな
っている。

次に、積分回路６２およびＣＰＵ６４の詳しい動作を説
明する。

ＣＰＵ６４がスイッチ５７をオンにして負荷７１のみに
電力を供給するか、あるいは、スイッチ５７．５８を共
にオンにして、負荷７１．　７２の両方に電力を供給す
るかにより、ＰＷＭ波形制御回路６０のＰＷＭ信号のパ
ルス幅は異なると共に、整流回路３１に加わる電源電圧
によっても異なることは明らかであり、第６図にこの関
係を示す。また、積分回路６２によって、このＰＷＭ信
号積分すれば、その出力電圧と電源電圧との間には第７
図に示した関係がある。ＣＰＵ６４はこの積分回路６２
の出力電圧を取り込み、これをＡ／Ｄ変換器６３でディ
ジタル信号に変換して誤印加検出を行う。この場合、各
負荷には第８図に示すように、その大きさに応じて、い
わゆる、重み係数を割り当てておき（負荷が多数の場合
を示す）、どのスイッチをオンしたかによりこれらの係
数を２’５してそのときの負荷を判断する。また、ＣＰ
Ｕ６４の内部には第９図に示すように、係数の相Ａと、
Ａ／Ｄ変換器６３の出力Ｂとをマトリクス状に対応させ
、これら二つの値から電源電圧を判定するＲ　ＯＭが設
けられている。このＲＯＭには、現実性のない範囲がエ
ラーと登録されており、総負荷に対応する係数の和と、
Ａ／Ｄ変換値とから電源電圧を判定するようになってい
る。そして、このＲＯＭの内容を読出し値が過大である
と判定したとき、スイッチ５７．５８をオフにする。

かかる構成によれば、積分回路６２およびＣＰＵ６４を
用いるけれども、第４図に示した実施例のように、高電
圧を直接扱う必要性がなく、しかも、電源電圧を高精度
で判定でき、単に、プラグ１の誤接続だけでなく、交流
電源の異常上昇にも対処できるという効果がある。

なお、第５図に示した実施例では、１種類の電圧を得る
構成の電源装置に、積分回路、およびＣＰＵでなる誤印
加検出回路を適用したが、この誤印加検出の技術は２Ｐ
Ｉ類あるいはより多種類の電圧を発生する装置にも適用
することができる。

〔発明の効果〕

以上の説明によって明らかなように、この発明によれば
、パルス幅変調波の最小幅を規制する下限規制回路を備
えているので、負荷が極端に軽くなったことによりパル
ス幅が零になるという事態を未然に防ぐことができるた
め、ＰＷＭ波形制御回路の間欠発振を防止し得、これに
よって、出力電圧を一層安定化することができるという
効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の主要部の詳細な構成を示
すブロック図、第２図は同実施例の全体的な構成を示す
ブロック回路図、第３図は同実施例の動作を説明するた
めの波形図、第４図は同実亀例の主要部の詳細な構成を
示す回路図、第５図は池の実施例の主要部の構成を示す
ブロック図、第６図および第７図はこの実施例の動作を
説明するための特性図、第８図および第９図は同じくこ
の実施例の動作を説明するための電圧判定用の図表であ
る。２・・・主電源装置、３・・・制御電源装置、５・・・
ファンモータ、２３・・・トランジスタ、２４・・・ト
ランス、２７・・・電圧検出回路、２８・・・ＰＷＭ波
形制御回路、′３３・・・制御電源回路、３４・・・誤
印加検出回路、４］・・・基準電圧発生回路、４２・・
・帰還増幅回路、４３・・・発振回路、４４・・・ＰＷ
Ｍ信号発生回路、４５・・・ＰＷＭ上限規制回路、４６
・・・ＰＷＭ下限規制回路、６２・・・積分回路、６４
・・・ＣＰＵ０図面の浄書（内容に変更なし）ｚ’／第１図出願人代理人　　佐　　藤　　−雄、３　：　ｉ！ｌ’ａＥＪＪ！！第５図、２゛主電源荻】 −日Ｓ間第３図第７図電源電圧第８図Ａイ系数の和Ｔラーの部分は余生しえないマトリックスで故障表示を
行う。第９図手続補正書（方式）事件の表示昭和年特許願第号発明の名称電源装置補正をする者事件との関係

Claims

【特許請求の範囲】

トランスの一次側に加わる電圧をスイッチング素子でオ
ン、オフし、前記トランスの二次側に発生する電圧と基
準電圧との偏差に対応したパルス幅変調波を生成し、こ
のパルス幅変調波に従って前記スイッチング素子を制御
する電源装置において、前記パルス幅変調波の最小幅を
規制する下限規制回路を備えたことを特徴とする電源装
置。