JPH02151070A - 横型絶縁ゲートバイポーラトランジスタ - Google Patents
横型絶縁ゲートバイポーラトランジスタInfo
- Publication number
- JPH02151070A JPH02151070A JP63304145A JP30414588A JPH02151070A JP H02151070 A JPH02151070 A JP H02151070A JP 63304145 A JP63304145 A JP 63304145A JP 30414588 A JP30414588 A JP 30414588A JP H02151070 A JPH02151070 A JP H02151070A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- semiconductor
- gate bipolar
- conductivity type
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 126
- 239000000758 substrate Substances 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 5
- 239000000969 carrier Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 239000002689 soil Substances 0.000 description 37
- 230000002265 prevention Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 241000283092 Loxodonta Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は横型絶縁ゲートバイポーラトランジスタに係り
、特に横型絶縁ゲートバイポーラトランジスタのラッチ
アンプ防止性能の改善に関する。
、特に横型絶縁ゲートバイポーラトランジスタのラッチ
アンプ防止性能の改善に関する。
近年比較的大きな電流を高速に制御できる半導体領域と
して絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａ
ｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔ
ｏｒ ：以下ＩＧＢＴと称す）が注目を浴びている。Ｉ
ＧＢＴを他のデバイスとともに集積化するためには、エ
ミッタ（陰極）、ゲート（制御電極）及びコレクタ（陽
極）が同一平面にあることが望ましい。この要求を満た
すＩＧＢＴ構造の例としては特開昭５９−１３２６６７
号公報記載の横型ＩＧＢＴがある。第１１図にその構造
を示す。ｎ−層２０内にそれより高不純物濃度の２層５
０及び２層５０より高不純物１度のｐ土層７０が独立に
設けられ、２層５０内にはそれより高不純物濃度のｎ土
層６０が設けられている。２層５０とｎ土層６０はエミ
ッタ電極２により電気的に短絡されている。ｐ土層７０
表面にはコレクタ電極３が設けられ、ｐ÷十層ｏとオー
ミック接触している。またｎ土層６０゜２層５０．ｎ−
層２０にまたがって絶縁膜１０が表面に設けられ、絶縁
膜１０上にはグー１〜電極１が設けられている。ｎ土層
６０及び絶縁膜１０はｐ十層７ｏに対向して設けられて
おり、２層５０とエミッタ電極がオーミック接触してい
る領域とｐ土層７０の間にｎ中層が存在する様になって
いる。この１−ランジスタはゲート電極１に正の電位を
加えると絶縁膜１０下の２層５０の表面部分がｎ反転し
、チャネルが形成される。ｎ土層６０より流れだした電
子○はこのチャネル及びｎ−層２０を通りＰ＋Ｈ７０に
達し、ｐ土層７０から正孔■を注入させる。これにより
高抵抗のｎ−層２０は伝導度変調され低抵抗となり、同
じ順方向阻止特性を有するＭＯＳＦＥＴより低イオン抵
抗が実現できるという特長を有する。
して絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａ
ｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔ
ｏｒ ：以下ＩＧＢＴと称す）が注目を浴びている。Ｉ
ＧＢＴを他のデバイスとともに集積化するためには、エ
ミッタ（陰極）、ゲート（制御電極）及びコレクタ（陽
極）が同一平面にあることが望ましい。この要求を満た
すＩＧＢＴ構造の例としては特開昭５９−１３２６６７
号公報記載の横型ＩＧＢＴがある。第１１図にその構造
を示す。ｎ−層２０内にそれより高不純物濃度の２層５
０及び２層５０より高不純物１度のｐ土層７０が独立に
設けられ、２層５０内にはそれより高不純物濃度のｎ土
層６０が設けられている。２層５０とｎ土層６０はエミ
ッタ電極２により電気的に短絡されている。ｐ土層７０
表面にはコレクタ電極３が設けられ、ｐ÷十層ｏとオー
ミック接触している。またｎ土層６０゜２層５０．ｎ−
層２０にまたがって絶縁膜１０が表面に設けられ、絶縁
膜１０上にはグー１〜電極１が設けられている。ｎ土層
６０及び絶縁膜１０はｐ十層７ｏに対向して設けられて
おり、２層５０とエミッタ電極がオーミック接触してい
る領域とｐ土層７０の間にｎ中層が存在する様になって
いる。この１−ランジスタはゲート電極１に正の電位を
加えると絶縁膜１０下の２層５０の表面部分がｎ反転し
、チャネルが形成される。ｎ土層６０より流れだした電
子○はこのチャネル及びｎ−層２０を通りＰ＋Ｈ７０に
達し、ｐ土層７０から正孔■を注入させる。これにより
高抵抗のｎ−層２０は伝導度変調され低抵抗となり、同
じ順方向阻止特性を有するＭＯＳＦＥＴより低イオン抵
抗が実現できるという特長を有する。
上記した従来の横型ＩＧＢＴでは２層５０とエミッタ電
極２がオーミック接触している領域とｐ土層７０の間に
ｎ土層６０が存在している。この場合、Ｐ＋Ｈ７０より
注入された正孔■はｎ土層６０下の２層５ｏを集中して
流れエミッタ電極２に達する。このため、２層５０の横
方向の抵抗成分Ｒにより電位降下が起こる。この電位降
下によりｎ＋７ｇ６０と２層５ｏとで形成されるｐｎ接
合が順方向にバイアスされ、ｎ土層６０から２層５０へ
電子の注入が起き、これによりｎ＋十層０．２層５０．
ｎ−層２０及びｐ土層７０からなる寄生サイリスタがオ
ンするいわゆるラッチアップが生じ、ゲートで電流が制
御できなくなるという問題があった。
極２がオーミック接触している領域とｐ土層７０の間に
ｎ土層６０が存在している。この場合、Ｐ＋Ｈ７０より
注入された正孔■はｎ土層６０下の２層５ｏを集中して
流れエミッタ電極２に達する。このため、２層５０の横
方向の抵抗成分Ｒにより電位降下が起こる。この電位降
下によりｎ＋７ｇ６０と２層５ｏとで形成されるｐｎ接
合が順方向にバイアスされ、ｎ土層６０から２層５０へ
電子の注入が起き、これによりｎ＋十層０．２層５０．
ｎ−層２０及びｐ土層７０からなる寄生サイリスタがオ
ンするいわゆるラッチアップが生じ、ゲートで電流が制
御できなくなるという問題があった。
本発明の目的はラッチアップ防止性能を向上した改善さ
れた横型ＩＧＢＴを提供することにある。
れた横型ＩＧＢＴを提供することにある。
上記目的は、エミッタとなる半導体領域に隣接する半導
体領域とエミッタ電極が電気的に接触している部分を、
エミッタとなる半導体領域よりコレクタとなる半導体領
域に近づけて設けることにより実現される。
体領域とエミッタ電極が電気的に接触している部分を、
エミッタとなる半導体領域よりコレクタとなる半導体領
域に近づけて設けることにより実現される。
本発明ではコレクタとなる半導体領域より注入されたキ
ャリアはエミッタとなる半導体領域の下方を通過するこ
となくエミッタ電極に到達することができる。このため
ラッチアップ防止性能を改善することができ、従って大
電流を制御することができる。
ャリアはエミッタとなる半導体領域の下方を通過するこ
となくエミッタ電極に到達することができる。このため
ラッチアップ防止性能を改善することができ、従って大
電流を制御することができる。
以下本発明を実施例として示した図面により説明する。
第１図は本発明の第１の実施例を示す縦断面図である。
ｎ−層２０の一方の表面側に、表面から内部に延びる２
層５ｏ及びｐ土層７０が互いに離れて設けられている。
層５ｏ及びｐ土層７０が互いに離れて設けられている。
２層５０にはその表面から内部に延びるｎ十層６０が設
けられている。ｎ＋層６０，２層５０及びｎ−層２ｏの
表面にはこれらにまたがり絶縁膜１０が設けられ、その
絶縁膜１０上にはゲート電極１が設けられている。２層
５０とｎ十層６０はゲート電極１よりｐ÷層７０側にお
いてエミッタ電極２にオーミック接触している。２層５
０とエミッタ電極２がオーミック接触している領域は、
ｎ十層６０よりｐ土層７０の近くに設けられている。ｐ
土層７０の表面にはコレクタ電極３がオーミック接触し
ている。
けられている。ｎ＋層６０，２層５０及びｎ−層２ｏの
表面にはこれらにまたがり絶縁膜１０が設けられ、その
絶縁膜１０上にはゲート電極１が設けられている。２層
５０とｎ十層６０はゲート電極１よりｐ÷層７０側にお
いてエミッタ電極２にオーミック接触している。２層５
０とエミッタ電極２がオーミック接触している領域は、
ｎ十層６０よりｐ土層７０の近くに設けられている。ｐ
土層７０の表面にはコレクタ電極３がオーミック接触し
ている。
次に、かかる構成の横型ＩＧＢＴの動作について説明す
る。まず、コレクタ電極３側が正、エミッタ電極２側が
負となる電圧を印加した状態で、ゲート電極１の正電位
が印加されると、絶縁膜１０下の２層５０の表面にチャ
ネルが生じ、このチャネルを通じてｎ十層６０より電子
○が流れ出し、ｎ−層２０を伝わってｐ土層７０に達す
る。
る。まず、コレクタ電極３側が正、エミッタ電極２側が
負となる電圧を印加した状態で、ゲート電極１の正電位
が印加されると、絶縁膜１０下の２層５０の表面にチャ
ネルが生じ、このチャネルを通じてｎ十層６０より電子
○が流れ出し、ｎ−層２０を伝わってｐ土層７０に達す
る。
図中電子○の流れを点線で示した。ｐ＋ＷＪ７０に達し
た電子Ｏによりｐ土層７０とｎ−層２０間のｐｎ接合が
順バイアスされ、ｐ土層７０より正孔■が注入される。
た電子Ｏによりｐ土層７０とｎ−層２０間のｐｎ接合が
順バイアスされ、ｐ土層７０より正孔■が注入される。
正孔■はｎ−５２０゜２層５０を通りエミッタ電極２に
達する。図中正孔の流れを一点鎖線で示した。エミッタ
電極２と２層５０がオーミック接触している領域がｎ十
層６０よりｐ土層７０の近くにあるため、正孔■は０層
６０の下を通らずエミッタ電極２に達することができ、
このためラッチアップ防止性能が改善され、大電流を制
御できるという特長を有する。
達する。図中正孔の流れを一点鎖線で示した。エミッタ
電極２と２層５０がオーミック接触している領域がｎ十
層６０よりｐ土層７０の近くにあるため、正孔■は０層
６０の下を通らずエミッタ電極２に達することができ、
このためラッチアップ防止性能が改善され、大電流を制
御できるという特長を有する。
この実施例におけるｐ土層７０はＩ Ｘ １０’８〜１
×１０２°ａｔｏｎ＋ｓ／ａ７． ｎ−層２０はｌＸ
１０１３〜５ｘ １０ ”ａｔｏｍｓ／ ａｌ 、 ２
層５０はｌＸ１０１６〜５Ｘ １０ ”ａｔｏｍｓ／
ｃｏｔ 、 ｎ十層６０はＩＸＩＯＩ９ａｔｏｍｓ／ａ
ｎ？以上とするのが望ましい。
×１０２°ａｔｏｎ＋ｓ／ａ７． ｎ−層２０はｌＸ
１０１３〜５ｘ １０ ”ａｔｏｍｓ／ ａｌ 、 ２
層５０はｌＸ１０１６〜５Ｘ １０ ”ａｔｏｍｓ／
ｃｏｔ 、 ｎ十層６０はＩＸＩＯＩ９ａｔｏｍｓ／ａ
ｎ？以上とするのが望ましい。
第２図は本発明の第２の実施例を示す縦断面図である。
２層５０の下方のｎ−層２０内に２層５０から離れてｎ
十埋込層６１が設けられている。
十埋込層６１が設けられている。
この実施例では電子Ｏは低抵抗のｎ十埋込層６１を流れ
るため、電子Ｏの流れる領域の抵抗が低下し、第１の実
施例よりも、オン抵抗が下がるという特長を有する。
るため、電子Ｏの流れる領域の抵抗が低下し、第１の実
施例よりも、オン抵抗が下がるという特長を有する。
第３図は本発明の第３の実施例を示す斜視図である。絶
縁膜１０は、コレクタ電極３に近い側では２層５０及び
ｎ−層２ｏにまたがり、またコレクタ電極３に遠い側で
はｎ−層２０．ｐ層５０及びｎ十層６０にまたがって設
けられている。２層５ｏ及びｐ土層７０はｎ−層２０表
面において、一方向に長く延びて形成され、ｎ十層６０
は２層５０の長手方向に沿って並設された複数個の領域
からなっている。このため、コレクタ電極３はｐ土層７
０の長手方向に沿って形成され、エミッタ電極２は複数
個に分割され、ゲート電極１はエミッタ電極２を包囲す
るように形成されている。
縁膜１０は、コレクタ電極３に近い側では２層５０及び
ｎ−層２ｏにまたがり、またコレクタ電極３に遠い側で
はｎ−層２０．ｐ層５０及びｎ十層６０にまたがって設
けられている。２層５ｏ及びｐ土層７０はｎ−層２０表
面において、一方向に長く延びて形成され、ｎ十層６０
は２層５０の長手方向に沿って並設された複数個の領域
からなっている。このため、コレクタ電極３はｐ土層７
０の長手方向に沿って形成され、エミッタ電極２は複数
個に分割され、ゲート電極１はエミッタ電極２を包囲す
るように形成されている。
この実施例ではｎ十層６ｏよ゛り流れだした電子Ｏは絶
縁膜１０下の２層近傍に生じたチャネルを伝わってｐ土
層７０に対向した絶縁膜１０下からｎ−層２０に流れる
。このためｎ−層２０では電子と正孔の経路が同一とな
り、伝導度が充分変調され第１の実施例より低オン抵抗
となるという特長を有する。
縁膜１０下の２層近傍に生じたチャネルを伝わってｐ土
層７０に対向した絶縁膜１０下からｎ−層２０に流れる
。このためｎ−層２０では電子と正孔の経路が同一とな
り、伝導度が充分変調され第１の実施例より低オン抵抗
となるという特長を有する。
第４図は本発明の第４の実施例を示す縦断面図及び平面
図である。ｎ−層２０内にはｐ土層７０及び２層５ｏが
一方向に長く延びかつ独立に設けられており、更に２層
５０内にはｎ十層６３゜ｎ十層６０．ｎ中層６２が２層
５０の長手方向に沿って設けられている。ｎ十層６０は
ｎ中層６２゜６３の間に位置し、２層５０の長手方向に
沿って複数個に分割されている。エミッタ電極２はｎ＋
層６０とそ（７）ｐ＋ ｆｆ１７０側に位ｆｉｆするｐ
ＪＷ５０にオーミックコンタクトする複数個の部分から
成っている。コレクタ電極３はｐ十層７ｏ表面にその長
手方向に沿ってオーミック接触している。ゲート電極１
は、エミッタ電極２よりコレクタ電極３に近い側におい
てｎ十層６３，２層５０及びｎ−Ｎ２０にまたがるよう
にそれら上に絶縁層１０を介して形成され、コレクタ電
極３から遠い側においてｎ十層６０．Ｉ）層５０及びｎ
十層６２にまたがるようにそれら上に絶縁層１０を介し
て形成され、近い側と遠い側とは一体構造となっている
。
図である。ｎ−層２０内にはｐ土層７０及び２層５ｏが
一方向に長く延びかつ独立に設けられており、更に２層
５０内にはｎ十層６３゜ｎ十層６０．ｎ中層６２が２層
５０の長手方向に沿って設けられている。ｎ十層６０は
ｎ中層６２゜６３の間に位置し、２層５０の長手方向に
沿って複数個に分割されている。エミッタ電極２はｎ＋
層６０とそ（７）ｐ＋ ｆｆ１７０側に位ｆｉｆするｐ
ＪＷ５０にオーミックコンタクトする複数個の部分から
成っている。コレクタ電極３はｐ十層７ｏ表面にその長
手方向に沿ってオーミック接触している。ゲート電極１
は、エミッタ電極２よりコレクタ電極３に近い側におい
てｎ十層６３，２層５０及びｎ−Ｎ２０にまたがるよう
にそれら上に絶縁層１０を介して形成され、コレクタ電
極３から遠い側においてｎ十層６０．Ｉ）層５０及びｎ
十層６２にまたがるようにそれら上に絶縁層１０を介し
て形成され、近い側と遠い側とは一体構造となっている
。
ｎ十層６２とｎ十層６３とはｎ土層４により連結されて
いるが、ｎ土層４の代りに導体により接続することも可
能である。
いるが、ｎ土層４の代りに導体により接続することも可
能である。
この実施例の動作は次の様になる。即ち、コレクタ電極
３とエミッタ電極２との間にコレクタ電極３側が正電位
となる電圧を印加した状態で、ゲート電極１に正電位を
印加すると、絶縁膜１０の下方の位置する２層５０表面
にチャネルが形成される。チャネルの形成により、ｎ＋
ＷＩ６０から電子○がチャネルを通ってｎ十層６２に流
れる。
３とエミッタ電極２との間にコレクタ電極３側が正電位
となる電圧を印加した状態で、ゲート電極１に正電位を
印加すると、絶縁膜１０の下方の位置する２層５０表面
にチャネルが形成される。チャネルの形成により、ｎ＋
ＷＩ６０から電子○がチャネルを通ってｎ十層６２に流
れる。
ｎ十層６２に達した電子○は、ｎ−層４を通ってｎ＋層
６３に達し、更にコレクタ電極３に近い側のゲート電極
上の下方の９層５０に形成されたチャネルを通ってｎ−
層２０に流れ、ｐ土層７０に到達する（点線で示す）。
６３に達し、更にコレクタ電極３に近い側のゲート電極
上の下方の９層５０に形成されたチャネルを通ってｎ−
層２０に流れ、ｐ土層７０に到達する（点線で示す）。
正孔■は一点鎖線で示すように、ｐ土層７０からｎ−層
２０を通って９層５０に入り、エミッタ電極に達するル
ートを流れる。このように、この実施例では電子○と正
孔■の流通経路が一致しているため、伝導度変調が充分
に行なわれ、第１の実施例より低オン抵抗が横型ＩＧＢ
Ｔを実現できる。
２０を通って９層５０に入り、エミッタ電極に達するル
ートを流れる。このように、この実施例では電子○と正
孔■の流通経路が一致しているため、伝導度変調が充分
に行なわれ、第１の実施例より低オン抵抗が横型ＩＧＢ
Ｔを実現できる。
また、第３の実施例に比較して、電子がチャネルを流れ
る距離が短くなる。即ち、第３の実施例の１１＋層６０
からｎ−層２０に達するチャネルに比べ、この実施例の
ｎ十層６０とｎ十層６２との間のチャネルと、ｎ十層６
３とｎ−層２０との間のチャネルの和は短く、このため
電子○の流れる距離が短く低オン抵抗となる利点を有す
る。
る距離が短くなる。即ち、第３の実施例の１１＋層６０
からｎ−層２０に達するチャネルに比べ、この実施例の
ｎ十層６０とｎ十層６２との間のチャネルと、ｎ十層６
３とｎ−層２０との間のチャネルの和は短く、このため
電子○の流れる距離が短く低オン抵抗となる利点を有す
る。
第５図は本発明の第５の実施例を示す縦断面図である。
Ｐ−層３０上にｎ−層２０が形成され、ｐ土層７１によ
りとり囲まれた構造を有している。ｐ十層７１表面には
電極５がオーミック接触している。この電極５には最低
電位が印加され、これによってｐ土層７１及びＰ−層３
０はｎ−層２０に対し逆バイアスとなる。このため、同
一のｐ−層３０上に形成された横型ＩＧＢＴが他の素子
と電気的に分にされるという特長を有する。このように
ｐｎ分離基板に横型ＩＧＢＴを形成することは、第６図
の実施例を除く他の実施例に適用することができる。
りとり囲まれた構造を有している。ｐ十層７１表面には
電極５がオーミック接触している。この電極５には最低
電位が印加され、これによってｐ土層７１及びＰ−層３
０はｎ−層２０に対し逆バイアスとなる。このため、同
一のｐ−層３０上に形成された横型ＩＧＢＴが他の素子
と電気的に分にされるという特長を有する。このように
ｐｎ分離基板に横型ＩＧＢＴを形成することは、第６図
の実施例を除く他の実施例に適用することができる。
第６図は本発明の第６の実施例を示す縦断面図である。
この実施例ではｎ−層２０が支持基板８０中に絶縁膜（
誘電体膜）１１を介して島状に形成された１つの単結晶
領域となっている。
誘電体膜）１１を介して島状に形成された１つの単結晶
領域となっている。
第５の実施例ではｐ土層７０より注入された正孔は最低
電位が印加されている電極５に流れ、この電流がリーク
電流となり、損失となるがこの実施例では絶縁膜１１で
囲まれているため、正孔はエミッタ電極２に全て流れ込
み、従ってリーク電流を防げるという特長を有する。
電位が印加されている電極５に流れ、この電流がリーク
電流となり、損失となるがこの実施例では絶縁膜１１で
囲まれているため、正孔はエミッタ電極２に全て流れ込
み、従ってリーク電流を防げるという特長を有する。
このように誘電体分離基板の単ゞ結晶島に横型ＩＧＢＴ
を形成することは、第５図を除く他の実施例にも適用す
ることができる。
を形成することは、第５図を除く他の実施例にも適用す
ることができる。
第７図は本発明の第７の実施例を示す縦断面図である。
絶縁膜１０及びゲート電極１に対し対称に２個の９層５
０及びｐ土層７０が設けられている。第２〜第６の実施
例では高電圧がコレクタ電極３とエミッタ電極２との間
に印加された場合、最も電界が高くてなだれ降伏しやす
い場所は絶縁膜１０の下となる。特に第３及び第４の実
施例では絶１１１ｉ１０がコレクタ？’ｌ！極３側にあ
るためその傾向が顕著になる。この場合絶縁膜１０が破
壊し、ゲート電極１とエミッタ電極２が短絡するおそれ
がある。この実施例では絶縁膜１０幅方向の両側に９層
５０が存在するため、高電圧が印加された場合、絶縁物
１０下ではｐ層５０相互間が空乏層でピンチオフされる
ため、なだれ降伏の場所が絶縁膜１０から離れた半導体
内部になる。このため絶縁膜１゜下で破壊が生じず、第
１の実施例より信頼性が増すという特長をもつ。
０及びｐ土層７０が設けられている。第２〜第６の実施
例では高電圧がコレクタ電極３とエミッタ電極２との間
に印加された場合、最も電界が高くてなだれ降伏しやす
い場所は絶縁膜１０の下となる。特に第３及び第４の実
施例では絶１１１ｉ１０がコレクタ？’ｌ！極３側にあ
るためその傾向が顕著になる。この場合絶縁膜１０が破
壊し、ゲート電極１とエミッタ電極２が短絡するおそれ
がある。この実施例では絶縁膜１０幅方向の両側に９層
５０が存在するため、高電圧が印加された場合、絶縁物
１０下ではｐ層５０相互間が空乏層でピンチオフされる
ため、なだれ降伏の場所が絶縁膜１０から離れた半導体
内部になる。このため絶縁膜１゜下で破壊が生じず、第
１の実施例より信頼性が増すという特長をもつ。
またエミッタ電極２が絶縁膜１１を介してｎ−層２０上
をコレクタ電極３側に延在して設けられている。絶縁膜
１１上のエミッタ電極２は空互層を適度に伸ばし電界を
緩和するフィールドプレートの役目を果す。第１の実施
例〜第６の実施例では絶縁膜１０上のゲート電極１が、
フィールドプレートの役目もはたしている。このためＩ
ＧＢＴを制御するためゲート電極１の電位を変化させる
と、空乏層の伸び方が変化し、耐圧が変化する。特に、
第３図、第４図及び第５図においてゲート電極１にエミ
ッタ電極２に対し大きな負電位が印加されると空乏層が
ｐ＋層７０に到達するパンチスルー１！Ａ、象が生じ耐
圧が低下する。しかし、この実施例ではフィールドプレ
ートがエミッタ電極２で形成さ−れているため、コレク
タ電極３とエミッタ電極２間の電位のみで耐圧が決まり
、制御電圧によらず安定するという特長を有する。
をコレクタ電極３側に延在して設けられている。絶縁膜
１１上のエミッタ電極２は空互層を適度に伸ばし電界を
緩和するフィールドプレートの役目を果す。第１の実施
例〜第６の実施例では絶縁膜１０上のゲート電極１が、
フィールドプレートの役目もはたしている。このためＩ
ＧＢＴを制御するためゲート電極１の電位を変化させる
と、空乏層の伸び方が変化し、耐圧が変化する。特に、
第３図、第４図及び第５図においてゲート電極１にエミ
ッタ電極２に対し大きな負電位が印加されると空乏層が
ｐ＋層７０に到達するパンチスルー１！Ａ、象が生じ耐
圧が低下する。しかし、この実施例ではフィールドプレ
ートがエミッタ電極２で形成さ−れているため、コレク
タ電極３とエミッタ電極２間の電位のみで耐圧が決まり
、制御電圧によらず安定するという特長を有する。
この実施例におけるｐ十層７０．ｐＪＷ５０及びｎ十層
６０は紙面と直角方向に長く延びるように形成するのが
好ましい。その場合、−点鎖線Ａｏ −Ａｏ を単位と
して電流容量に応じて所要数並設すればよい。
６０は紙面と直角方向に長く延びるように形成するのが
好ましい。その場合、−点鎖線Ａｏ −Ａｏ を単位と
して電流容量に応じて所要数並設すればよい。
第８図は本発明の第８の実施例を示す縦断面図である。
ｐ土層７２によってとり囲まれたｎ−層２０内に、複数
個の２層５０が並設され、最外側に位置する２層５０内
には１個のｎ十層６０が、中間の２層５０には２個のｎ
十層６０がそれぞれ設けられている。ｐＭ５０の間に位
置するｎ−層２０、その両側の２層５０及びｎ十層６０
にまたがって絶縁膜１０が設けられ、その絶縁膜１０上
にゲート電極１が設けられている。
個の２層５０が並設され、最外側に位置する２層５０内
には１個のｎ十層６０が、中間の２層５０には２個のｎ
十層６０がそれぞれ設けられている。ｐＭ５０の間に位
置するｎ−層２０、その両側の２層５０及びｎ十層６０
にまたがって絶縁膜１０が設けられ、その絶縁膜１０上
にゲート電極１が設けられている。
２層５０とｎ十層６０とにはエミッタ電極２がオーミッ
ク接触されている。ｐ土層７２の露出表面にはコレクタ
電極３がオーミック接触している。最外側に位置する２
層５０、ｎ十層６０゜ゲート電極１．エミッタ電極２．
ｐ土層７２及びコレクタ電極３とで横型ＩＧＢＴＡｉ構
成され、中間に位置する２層５０．ｎ＋５６０．ゲート
電極１．エミッタ電極２．ｐ土層７２及びコレクタ電極
３とで複数個の縦型Ｉ Ｇ Ｂ Ｔ Ａ ｚが構成され
ている。
ク接触されている。ｐ土層７２の露出表面にはコレクタ
電極３がオーミック接触している。最外側に位置する２
層５０、ｎ十層６０゜ゲート電極１．エミッタ電極２．
ｐ土層７２及びコレクタ電極３とで横型ＩＧＢＴＡｉ構
成され、中間に位置する２層５０．ｎ＋５６０．ゲート
電極１．エミッタ電極２．ｐ土層７２及びコレクタ電極
３とで複数個の縦型Ｉ Ｇ Ｂ Ｔ Ａ ｚが構成され
ている。
この実施例において、Ａ２の領域では正孔■は底面のｐ
＋Ｎ’１２からのみ注入が起きるが、Ａｒの領域では底
面からだけでなく側面のｐ土層７２から注入が起きるた
め、Ａｚの領域に正孔が集中するが、Ａ１領域ではエミ
ッタ電極２がｐ ｍ ５０とオーミック接触している領
域が、ｎ十層６０より、ｐ＋！７２に近く設けられてい
るため、Ａ＋の領域ではｎ十層６０下を通らずエミッタ
電極２に達することになり、ラッチアップ防止性能が改
善されるという特長を有する。
＋Ｎ’１２からのみ注入が起きるが、Ａｒの領域では底
面からだけでなく側面のｐ土層７２から注入が起きるた
め、Ａｚの領域に正孔が集中するが、Ａ１領域ではエミ
ッタ電極２がｐ ｍ ５０とオーミック接触している領
域が、ｎ十層６０より、ｐ＋！７２に近く設けられてい
るため、Ａ＋の領域ではｎ十層６０下を通らずエミッタ
電極２に達することになり、ラッチアップ防止性能が改
善されるという特長を有する。
第９図は本発明の横型ＩＧＢＴを電力変換領域に応用し
た例を示したもので、４個の横型ＩＧＢＴをオン、オフ
することで電流を制御するインバータである。図におい
て、８０ａ。
た例を示したもので、４個の横型ＩＧＢＴをオン、オフ
することで電流を制御するインバータである。図におい
て、８０ａ。
８０ｂ、８０ｃ、８０ｄは誘電体分離基板３００の島状
領域に形成された横型ＩＧＢＴ、’ＪＯａ。
領域に形成された横型ＩＧＢＴ、’ＪＯａ。
９０ｂ、９０ｃ、９０ｄは誘電体分離基板３００の別の
島状領域に形成されたダイオード、ＴＡＣは交流側端子
、Ｔｏｃは直流側端子、Ｇａ ＨＧｂ ＋Ｇｃ 、Ｇａ
はゲート端子、１００は負荷、２００は直流電源である
。このような領域ではダイオード９０ｂに電流が流れて
いる時、ＩＧＢＴ８０ａがオンするという動作がある。
島状領域に形成されたダイオード、ＴＡＣは交流側端子
、Ｔｏｃは直流側端子、Ｇａ ＨＧｂ ＋Ｇｃ 、Ｇａ
はゲート端子、１００は負荷、２００は直流電源である
。このような領域ではダイオード９０ｂに電流が流れて
いる時、ＩＧＢＴ８０ａがオンするという動作がある。
すなわちＩＧＢＴ８０ａ 。
８０ｄがオンし電流工１が流れている状態で電流を制御
するためＩＧＢＴ８０ａをオフすると電流はＩＧＢＴ８
０ｄとダイオード９０ｂを通って流れる（電流Ｉ２）。
するためＩＧＢＴ８０ａをオフすると電流はＩＧＢＴ８
０ｄとダイオード９０ｂを通って流れる（電流Ｉ２）。
このときＩＧＢＴ８０ａ を再びオンすると電源電圧が
ダイオード９０ｂに印加されるためダイオード９０ｄに
蓄積していた過剰キャリアが掃きだされるために過渡的
に電流Ｉ８が流れる。第１０図はこの過渡状態を模式的
に示した図である。ｔ ： ｔ １でＩＧＢＴ８０ａが
オンするとダイオード９０ｂに流れていた電流工２は減
少し時刻し＝し２からＩｔとは逆方向に電流■３が流れ
る。このときＩＧＢＴ８０ａには電流１３が零となる１
＝１．までＩｔ＋Ｉａという電流が流れる。このためｔ
＝ｔｚ〜ｔ３の間では過大な電流が流れる。そのため従
来の横型ＩＧＢＴではラッチアップが生じ電流が制御で
きなくなったが、本発明の横型ＩＧＢＴを用いた電力変
換領域ではラッチアップ防止性能が改善されているため
、過渡的な過大電流によって制御不能とはならない。
ダイオード９０ｂに印加されるためダイオード９０ｄに
蓄積していた過剰キャリアが掃きだされるために過渡的
に電流Ｉ８が流れる。第１０図はこの過渡状態を模式的
に示した図である。ｔ ： ｔ １でＩＧＢＴ８０ａが
オンするとダイオード９０ｂに流れていた電流工２は減
少し時刻し＝し２からＩｔとは逆方向に電流■３が流れ
る。このときＩＧＢＴ８０ａには電流１３が零となる１
＝１．までＩｔ＋Ｉａという電流が流れる。このためｔ
＝ｔｚ〜ｔ３の間では過大な電流が流れる。そのため従
来の横型ＩＧＢＴではラッチアップが生じ電流が制御で
きなくなったが、本発明の横型ＩＧＢＴを用いた電力変
換領域ではラッチアップ防止性能が改善されているため
、過渡的な過大電流によって制御不能とはならない。
以上は、本発明の代表的な実施例を説明したが、本発明
はこれらに限定されることなく種々の変形が可能である
。
はこれらに限定されることなく種々の変形が可能である
。
本発明によれば、横型絶縁ゲートバイポーラトランジス
タにおいて、コレクタ層と同じ導電型を有する単４体層
とエミッタ電極が接する領域をエミツタ層よりコレクタ
層に近くに設けることにより、ラッチアップ防止性能を
改善し、大電流を制御できる。
タにおいて、コレクタ層と同じ導電型を有する単４体層
とエミッタ電極が接する領域をエミツタ層よりコレクタ
層に近くに設けることにより、ラッチアップ防止性能を
改善し、大電流を制御できる。
第１図は本発明の第１の実施例を示す縦断面図及び平面
図、第２図は第２の実施例を示す縦断面図、第３図は第
３の実施例を示す斜視図、第４図は第４の実施例を示す
縦断面図及び平面図、第５図から第８図は第５から第８
の実施例を示す縦断面図、第９図は本発明を使用した電
力変換領域の概略平面図及び回路図、第１０図は第９図
の領域の動作を説明するための電流波形図、第１１図は
従来の横型ＩＧＢＴの縦断面図である。 １・・・ゲート電極、２・・・エミッタ電極、３・・・
コレクタ電極、１０・・・絶縁膜、２０・・・ｎ−層、
５゜・・・１層、６０・・・ｎ十層、７０・・・ｐ十層
。 第 １ 図 （ａｉ 第２図 第 図 第 図 第 図 （ａ） ワ 第 図 第 図 第 図 第 図 第 図 第 図 （ａ） 第 図 持Ｉ：１゛庁 長 官 吉 田 文 毅 殿 ・１１ 件 の 表 示 昭 千ロ６３年 特許願第 号 発 明 の 名 称 横型絶縁ゲートバイポーラト ランジスタ を市 正の対象 図面の第９図 ｐｃ ＄′？ 固 （ｂ） Ｉ。
図、第２図は第２の実施例を示す縦断面図、第３図は第
３の実施例を示す斜視図、第４図は第４の実施例を示す
縦断面図及び平面図、第５図から第８図は第５から第８
の実施例を示す縦断面図、第９図は本発明を使用した電
力変換領域の概略平面図及び回路図、第１０図は第９図
の領域の動作を説明するための電流波形図、第１１図は
従来の横型ＩＧＢＴの縦断面図である。 １・・・ゲート電極、２・・・エミッタ電極、３・・・
コレクタ電極、１０・・・絶縁膜、２０・・・ｎ−層、
５゜・・・１層、６０・・・ｎ十層、７０・・・ｐ十層
。 第 １ 図 （ａｉ 第２図 第 図 第 図 第 図 （ａ） ワ 第 図 第 図 第 図 第 図 第 図 第 図 （ａ） 第 図 持Ｉ：１゛庁 長 官 吉 田 文 毅 殿 ・１１ 件 の 表 示 昭 千ロ６３年 特許願第 号 発 明 の 名 称 横型絶縁ゲートバイポーラト ランジスタ を市 正の対象 図面の第９図 ｐｃ ＄′？ 固 （ｂ） Ｉ。
Claims (1)
- 【特許請求の範囲】 １、一方導電型の第１の半導体領域と、第１の半導体領
域の表面から内部に延び、互いに離れて設けられた他方
導電型の第２の半導体領域及び第３の半導体領域と、第
２の半導体領域の表面から内部に延びて形成された一方
導電型の第４の半導体領域と、第１、第２及び第４の半
導体領域にまたがりそれらの表面上に形成された絶縁膜
と、絶縁膜上に形成された制御電極と、第２及び第４の
半導体領域表面にオーミック接触した第１の主電極と、
第３の半導体領域表面にオーミック接触した第２の主電
極と、を有するものにおいて、上記第１の主電極が上記
第２の半導体領域にオーミック接触している部分を、上
記第４の半導体領域より、上記第３の半導体領域に接近
して設けたことを特徴とする横型絶縁ゲートバイポーラ
トランジスタ。 ２、請求項１記載の横型絶縁ゲートバイポーラトランジ
スタにおいて、上記第１の半導体領域が他方導電型を有
する半導体基板の一方の表面側に表面から内部に延びて
形成されていることを特徴とする横型絶縁ゲートバイポ
ーラトランジスタ。 ３、請求項１記載の横型絶縁ゲートバイポーラトランジ
スタにおいて、上記第１の半導体領域が、誘電体分離基
板に島状に形成された単結晶領域であることを特徴とす
る横型絶縁ゲートバイポーラトランジスタ。 ４、請求項１、請求項２又は請求項３記載の横型絶縁ゲ
ートバイポーラトランジスタにおいて、上記第２の半導
体領域の表面とは反対側の上記第１の半導体領域内に、
上記第２の半導体領域から離れて上記第１の半導体領域
より高濃度の不純物密度を有する一方導電型の第５の半
導体領域を設けたことを特徴とする横型絶縁ゲートバイ
ポーラトランジスタ。 ５、請求項１、請求項２、請求項３又は請求項４記載の
横型絶縁ゲートバイポーラトランジスタにおいて、上記
第１の主電極を絶縁層を介して上記第１の半導体領域上
を上記第３の半導体領域側に延在していることを特徴と
する横型絶縁ゲートバイポーラトランジスタ。 ６、請求項１、請求項２、請求項３、請求項４又は請求
項５記載の横型絶縁ゲートバイポーラトランジスタにお
いて、上記制御電極と上記第２の主電極との間の距離が
上記第１の主電極と上記第２の主電極との間の距離より
大きくなつていることを特徴とする横型絶縁ゲートバイ
ポーラトランジスタ。 ７、請求項１、請求項２、請求項３、請求項４、請求項
５又は請求項６記載の横型絶縁ゲートバイポーラトラン
ジスタにおいて、上記第２、第３及び第４の半導体領域
が上記第１の半導体領域表面において一方向に長く延び
て形成されると共に、上記第１及び第２の主電極並びに
上記制御電極も上記一方向に長く延びて形成されている
ことを特徴とする横型絶縁ゲートバイポーラトランジス
タ。 ８、一方導電型の第１の半導体領域と、第１の半導体領
域の表面から内部に延び、互いに離れて設けられた他方
導電型の第２の半導体領域及び第３の半導体領域と、第
２の半導体領域の表面から内部に延びて形成された一方
導電型の第４の半導体領域と、第１、第２及び第４の半
導体領域にまたがりそれらの表面上に形成された絶縁膜
と、絶縁膜上に形成された制御電極と、第２及び第４の
半導体領域表面にオーミック接触した第１の主電極と、
第３の半導体領域表面にオーミック接触した第２の主電
極と、を有するものにおいて、上記第１の主電極と上記
第２の主電極とを結ぶ線で包囲された領域を除く領域に
上記制御電極を設けたことを特徴とする横型絶縁ゲート
バイポーラトランジスタ。 ９、一方導電型の第１の半導体領域と、第１の半導体領
域の表面から内部に延び、互いに離れて設けられた他方
導電型の第２の半導体領域及び第３の半導体領域と、第
２の半導体領域の表面から内部に延びて形成された一方
導電型の第４の半導体領域と、第１、第２及び第４の半
導体領域にまたがりそれらの表面上に形成された絶縁膜
と、絶縁膜上に形成された制御電極と、第２及び第４の
半導体領域表面にオーミック接触した第１の主電極と、
第３の半導体領域表面にオーミック接触した第２の主電
極と、を有するものにおいて、上記第１及び第２の主電
極間が導通状態にあるとき、上記第１の半導体領域内に
おける多数キャリアが移動する距離を少数キャリアのそ
れより長くなるようにしたことを特徴とする横型絶縁ゲ
ートバイポーラトランジスタ。 １０、一方導電型の第１の半導体領域と、第１の半導体
領域の表面から内部に延び、表面において一方向に長く
延びかつ互いに離れて設けられた他方導電型の第２の半
導体領域及び第３の半導体領域と、第２の半導体領域の
表面から内部に延びて形成され第２の半導体領域の長手
方向に沿つて複数個並設された一方導電型の第４の半導
体領域と、第４の半導体領域表面とその第３の半導体領
域側に位置する第２の半導体領域表面にオーミック接触
した複数個の第１の主電極と、第３の半導体領域表面に
その長手方向に沿つてオーミック接触した第２の主電極
と、第１の主電極の第２の主電極とは反対側において第
１、第２及び第４の半導体領域にまたがるように、他の
個所においては第４の半導体領域から離れ第１及び第２
半導体領域にまたがるように絶縁膜を介して各領域表面
上に設けた制御電極とを具備することを特徴とする横型
絶縁ゲートバイポーラトランジスタ。 １１、請求項１０記載の横型絶縁ゲートバイポーラトラ
ンジスタにおいて、上記第１の半導体領域が、他方導電
型を有する半導体基板の一方の表面側に表面から内部に
延びて形成された領域であることを特徴とする横型絶縁
ゲートバイポーラトランジスタ。 １２、請求項１０記載の横型絶縁ゲートバイポーラトラ
ンジスタにおいて、上記第１の半導体領域が、誘電体分
離基板に島状に形成された単結晶領域であることを特徴
とする横型絶縁ゲートバイポーラトランジスタ。 １３、請求項１０、請求項１１又は請求項１２記載の横
型絶縁ゲートバイポーラトランジスタにおいて、上記制
御電極を上記第１の主電極から離れてそれを包囲するよ
うに形成したことを特徴とする横型絶縁ゲートバイポー
ラトランジスタ。 １４、一方導電型の第１の半導体領域と、第１の半導体
領域の表面から内部に延び、表面において一方向に長く
延びかつ互いに離れて設けられた他方導電型の第２の半
導体領域及び第３の半導体領域と、第２の半導体領域の
表面から内部に延びて形成され第２の半導体領域の長手
方向に沿つて複数個並設された一方導電型の第４の半導
体領域と、第２の半導体領域の表面から内部に延び、第
２の半導体領域の長手方向に沿つて延びると共に第４の
半導体領域の両側にそれから離れて設けられた一方導電
型の第５及び第６の半導体領域と、第４の半導体領域表
面とその第３の半導体領域側に位置する第２の半導体領
域表面にオーミック接触した複数個の第１の主電極と、
第３の半導体領域表面にその長手方向に沿つてオーミッ
ク接触した第２の主電極と、第１の主電極の第２の主電
極とは反対側において第２、第４及び第５の半導体領域
にまたがつて各領域表面上に絶縁膜を介して設けた第１
の制御電極と、第１、第２及び第６の半導体領域にまた
がつて各領域表面上に絶縁膜を介して設けられ、第１の
制御電極に電気的に接続された第２の制御電極と、第５
の半導体領域と第６の半導体領域とを電気的に接続する
手段とを具備することを特徴とする横型絶縁ゲートバイ
ポーラトランジスタ。 １５、一方導電型の第１の半導体領域と、第１の半導体
領域の表面から内部に延び、表面において一方向に長く
延びかつ互いに離れて並設された他方導電型の第２の半
導体領域及び第３の半導体領域と、並設する第２及び第
３の半導体領域の両側に位置し、第１の半導体領域の表
面から内部に延びて形成された他方導電型の第４の半導
体領域及び第５の半導体領域と、第２及び第３の半導体
領域の表面から内部に延びて形成され、各領域の長手方
向に沿つて形成された一方導電型の第６の半導体領域及
び第７の半導体領域と、第６の半導体領域及びその第４
の半導体領域側に位置する第２の半導体領域にオーミッ
ク接触する第１の主電極と、第７の半導体領域及びその
第５の半導体領域側に位置する第３の半導体領域にオー
ミック接触する第２の主電極と、第１の主電極と第２の
主電極とを電気的に接続する手段と、第４及び第５の半
導体領域にそれぞれオーミック接触する第３及び第４の
主電極と、第３及び第４の主電極相互を電気的に接続す
る手段と、第２及び第３の半導体領域、それら領域間に
露出する第１の半導体領域、第６及び第７の半導体領域
にまたがつて各領域表面に絶縁膜を介して設けられた制
御電極とを具備することを特徴とする横型絶縁ゲートバ
イポーラトランジスタ。 １６、請求項１５記載の横型絶縁ゲートバイポーラトラ
ンジスタにおいて、上記第１の半導体領域が、他方導電
型を有する半導体基板の一方の表面側において表面から
内部に延びて形成された領域であることを特徴とする横
型絶縁ゲートバイポーラトランジスタ。 １７、請求項１５記載の横型絶縁ゲートバイポーラトラ
ンジスタにおいて、上記第１の半導体領域が、誘電体分
離基板に島状に形成された単結晶領域であることを特徴
とする横型絶縁ゲートバイポーラトランジスタ。 １８、請求項１５、請求項１６又は請求項１７記載の横
型絶縁ゲートバイポーラトランジスタにおいて、上記第
１及び第２の主電極が絶縁膜を介してそれぞれ上記第１
の半導体領域上に延在していることを特徴とする横型絶
縁ゲートバイポーラトランジスタ。 １９、一方導電型の第１の半導体領域と、第１の半導体
領域の表面から内部に延びて設けられた他方導電型の第
２の半導体領域と、第２の半導体領域の表面から内部に
延びて設けられた一方導電型の第３の半導体領域と、第
３の半導体領域の表面から内部に延びて設けられた他方
導電型の第４の半導体領域と、第４の半導体領域及びそ
の第１の半導体領域側に位置する第３の半導体領域にオ
ーミック接触する第１の主電極と、第１の半導体領域に
オーミック接触する第２の主電極と、第１の主電極の第
２の主電極側とは反対側において第２、第３及び第４の
半導体領域にまたがるように絶縁膜を介して形成した制
御電極とを具備することを特徴とする横型絶縁ゲートバ
イポーラトランジスタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63304145A JPH0716009B2 (ja) | 1988-12-02 | 1988-12-02 | 横型絶縁ゲートバイポーラトランジスタ |
| US07/442,608 US5126806A (en) | 1988-12-02 | 1989-11-29 | Lateral insulated gate bipolar transistor |
| EP89122086A EP0372391B1 (en) | 1988-12-02 | 1989-11-30 | Lateral insulated gate bipolar transistor |
| DE68926776T DE68926776T2 (de) | 1988-12-02 | 1989-11-30 | Lateraler, bipolarer Transistor mit isolierter Steuerelektrode |
| KR1019890017745A KR0160953B1 (ko) | 1988-12-02 | 1989-12-01 | 횡형 절연 게이트 바이폴라 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63304145A JPH0716009B2 (ja) | 1988-12-02 | 1988-12-02 | 横型絶縁ゲートバイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02151070A true JPH02151070A (ja) | 1990-06-11 |
| JPH0716009B2 JPH0716009B2 (ja) | 1995-02-22 |
Family
ID=17929590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63304145A Expired - Lifetime JPH0716009B2 (ja) | 1988-12-02 | 1988-12-02 | 横型絶縁ゲートバイポーラトランジスタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5126806A (ja) |
| EP (1) | EP0372391B1 (ja) |
| JP (1) | JPH0716009B2 (ja) |
| KR (1) | KR0160953B1 (ja) |
| DE (1) | DE68926776T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001523894A (ja) * | 1997-11-18 | 2001-11-27 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体モジュール |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4006886A1 (de) * | 1989-03-06 | 1990-09-13 | Fuji Electric Co Ltd | Halbleiter-vorrichtung mit einem mis-feldeffekt-transistor von der art einer leitfaehigkeits-modulation |
| US5227653A (en) * | 1991-08-07 | 1993-07-13 | North American Philips Corp. | Lateral trench-gate bipolar transistors |
| GB2272572B (en) * | 1992-11-09 | 1996-07-10 | Fuji Electric Co Ltd | Insulated-gate bipolar transistor and process of producing the same |
| US5451798A (en) * | 1993-03-18 | 1995-09-19 | Canon Kabushiki Kaisha | Semiconductor device and its fabrication method |
| US5708287A (en) * | 1995-11-29 | 1998-01-13 | Kabushiki Kaisha Toshiba | Power semiconductor device having an active layer |
| US5869850A (en) * | 1996-12-13 | 1999-02-09 | Kabushiki Kaishia Toshiba | Lateral insulated gate bipolar transistor |
| FR2785448B1 (fr) * | 1998-10-30 | 2001-01-26 | Alstom Technology | Procede de fabrication d'une electrode de commande de grille pour transistor igbt |
| DE19953348B4 (de) * | 1999-11-05 | 2012-03-15 | Infineon Technologies Ag | MOS-Halbleitervorrichtung ohne Latchup eines parasitären Bipolartransistors |
| US7329566B2 (en) | 2005-05-31 | 2008-02-12 | Freescale Semiconductor, Inc. | Semiconductor device and method of manufacture |
| US7180158B2 (en) * | 2005-06-02 | 2007-02-20 | Freescale Semiconductor, Inc. | Semiconductor device and method of manufacture |
| US7244989B2 (en) * | 2005-06-02 | 2007-07-17 | Freescale Semiconductor, Inc. | Semiconductor device and method of manufacture |
| JP5061443B2 (ja) * | 2005-09-20 | 2012-10-31 | 株式会社日立製作所 | 横型絶縁ゲートバイポーラトランジスタ |
| GB2482479B (en) * | 2010-08-02 | 2015-02-18 | Univ Warwick | Semiconductor device |
| CN103675073B (zh) * | 2012-04-12 | 2016-04-27 | 上海小海龟科技有限公司 | 基于单电荷检测的电子生物传感器 |
| SE537230C2 (sv) | 2013-05-16 | 2015-03-10 | Klas Håkan Eklund Med K Eklund Innovation F | Bipolär transistorförstärkarkrets med isolerad gate |
| WO2014204394A1 (en) * | 2013-06-20 | 2014-12-24 | K.Eklund Innovation | An integrated sensor device for charge detection |
| CN105632919B (zh) * | 2015-10-08 | 2018-08-07 | 深圳市可易亚半导体科技有限公司 | 绝缘栅双极型晶体管的制备方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2945347A1 (de) * | 1979-11-09 | 1981-05-21 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit hilfsemitterelektrode und verfahren zu seinem betrieb |
| DE3175641D1 (en) * | 1980-08-25 | 1987-01-08 | Itt Ind Gmbh Deutsche | High-voltage semiconductor switch |
| JPS57160159A (en) * | 1981-03-28 | 1982-10-02 | Toshiba Corp | High breakdown voltage planar type semiconductor device |
| EP0273030A3 (en) * | 1982-12-13 | 1988-09-21 | General Electric Company | Lateral insulated-gate rectifier structures |
| US4743952A (en) * | 1983-04-04 | 1988-05-10 | General Electric Company | Insulated-gate semiconductor device with low on-resistance |
| EP0367301A3 (en) * | 1984-06-22 | 1990-05-16 | Hitachi, Ltd. | Semiconductor switch circuit |
| JPS62289544A (ja) * | 1986-06-09 | 1987-12-16 | Daikin Ind Ltd | 含フツ素化合物 |
| JPH0821678B2 (ja) * | 1987-05-29 | 1996-03-04 | 日産自動車株式会社 | 半導体装置 |
| JPS6481271A (en) * | 1987-09-22 | 1989-03-27 | Nec Corp | Conductivity-modulation type mosfet |
| US4947226A (en) * | 1987-12-08 | 1990-08-07 | Hoenywell, Inc. | Bilateral switching device |
| JPH07120799B2 (ja) * | 1988-04-01 | 1995-12-20 | 株式会社日立製作所 | 半導体装置 |
-
1988
- 1988-12-02 JP JP63304145A patent/JPH0716009B2/ja not_active Expired - Lifetime
-
1989
- 1989-11-29 US US07/442,608 patent/US5126806A/en not_active Expired - Lifetime
- 1989-11-30 DE DE68926776T patent/DE68926776T2/de not_active Expired - Lifetime
- 1989-11-30 EP EP89122086A patent/EP0372391B1/en not_active Expired - Lifetime
- 1989-12-01 KR KR1019890017745A patent/KR0160953B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001523894A (ja) * | 1997-11-18 | 2001-11-27 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体モジュール |
| JP4718004B2 (ja) * | 1997-11-18 | 2011-07-06 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0160953B1 (ko) | 1998-12-01 |
| EP0372391A2 (en) | 1990-06-13 |
| DE68926776D1 (de) | 1996-08-08 |
| EP0372391B1 (en) | 1996-07-03 |
| JPH0716009B2 (ja) | 1995-02-22 |
| DE68926776T2 (de) | 1996-11-28 |
| KR900011033A (ko) | 1990-07-11 |
| EP0372391A3 (en) | 1991-03-27 |
| US5126806A (en) | 1992-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4967243A (en) | Power transistor structure with high speed integral antiparallel Schottky diode | |
| US6051850A (en) | Insulated gate bipolar junction transistors having built-in freewheeling diodes therein | |
| JPH02151070A (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| US5519245A (en) | Insulated gate bipolar transistor with reverse conducting current | |
| US4969028A (en) | Gate enhanced rectifier | |
| US6724043B1 (en) | Bipolar MOSFET device | |
| US4646117A (en) | Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions | |
| JPH0467343B2 (ja) | ||
| JPH11345969A (ja) | 電力用半導体装置 | |
| IE52758B1 (en) | Gate enhanced rectifier | |
| KR20000015138A (ko) | 트렌치 절연 게이트 바이폴라 트랜지스터 | |
| JPH06196705A (ja) | 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| JPH07115193A (ja) | 電力半導体素子及びその製造方法 | |
| US5936267A (en) | Insulated gate thyristor | |
| EP0338312B1 (en) | Insulated gate bipolar transistor | |
| US5079607A (en) | Mos type semiconductor device | |
| JPH07169868A (ja) | 少なくとも１個のバイポーラ・パワーデバイスを有する回路パターン及びその作動方法 | |
| JPH098301A (ja) | 電力用半導体装置 | |
| JPS6016753B2 (ja) | 半導体スイツチング素子およびその制御方法 | |
| JP2000311998A (ja) | 絶縁ゲートターンオフサイリスタ | |
| US11362204B2 (en) | Vertical thyristor | |
| JPH0241182B2 (ja) | ||
| JP2022139619A (ja) | 半導体装置及び半導体回路 | |
| JP4031371B2 (ja) | 高耐圧半導体素子 | |
| JP2021128993A (ja) | 半導体装置およびスイッチングシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 14 |