JPH02151048A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH02151048A
JPH02151048A JP63305201A JP30520188A JPH02151048A JP H02151048 A JPH02151048 A JP H02151048A JP 63305201 A JP63305201 A JP 63305201A JP 30520188 A JP30520188 A JP 30520188A JP H02151048 A JPH02151048 A JP H02151048A
Authority
JP
Japan
Prior art keywords
pads
probes
probe
bonding pads
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63305201A
Other languages
English (en)
Other versions
JP2842598B2 (ja
Inventor
Fumio Ikegami
池上　文雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63305201A priority Critical patent/JP2842598B2/ja
Publication of JPH02151048A publication Critical patent/JPH02151048A/ja
Application granted granted Critical
Publication of JP2842598B2 publication Critical patent/JP2842598B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路のテスト容易化回路に関する
。
〔従来の技術〕
従来、半導体集積回路のボンディングパッドにプローブ
カードの探針を合せるには、目視で合せた後、ＬＳＩテ
スタにて探針をボンディングパッドが接触していること
を確認していた。
〔発明が解決しようとする課題〕
上述した従来の半導体集積回路は、第１に入出力端子の
多ピン化が進むにしたがい、プローブカードの探針数が
多くなり、また探針の集積度も高くなるので目視による
プローブカードの探針とボンディングパッドの位置合せ
が困難になってきた。
第２に、ＬＳＩテスタにて探針とボンディングパッドが
接触していることを確認する時、ボンディングパッドの
端に探針が接触していたり、針圧のかけすぎで探針が半
導体集積回路の内側へ食込んでボンディングパッドから
一部食出していても検出できなかった。ボンディングパ
ッドの端に探針が接触していると、パッドが欠けたりす
る原因となる。
第３に、初めにＬＳＩテスタにてボンディングパッドと
探針が接触していることを確認しても、セツティングミ
ス等により多数のＬＳＩを連続して測定しているとボン
ディングパッドと探針がずれてくることがあるが、この
位置ずれをＬＳＩテスタでは、半導体集積回路のオープ
ン不良と区別できなかった。
〔課題を解決するための手段〕
本発明の半導体集積回路は、バッファ回路の外部にボン
ディングパッドより面積が小さい少なくとも２個以上の
パッドとそのパッド間を接続する導体を有している。
したがって、本発明の半導体集積回路は、第１にボンデ
ィングパッドとプローブカードの探針の位置ずれ、針圧
のかけすぎ等による探針の半導体集積回路内部への食込
みを電気的にチエツクでき、第２に半導体集積回路のオ
ープン不良か探針とボンディングパッドの位置ずれによ
る不良の判定が容易になる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の実施例である。第１図において、“１
”は半導体集積回路のボンディングパッド、“２”はパ
ッド、“３″は導体、“４”はＬＳＩチップである。
パッド２はボンディングパッドのｌ／４の面積にしであ
る。探針をボンディングパッドｌと同様にパッド２にも
たてて、探針がパッド２に接触していれば、ボンディン
グパッドの中心の１／４の面積中に探針が接触している
ことになる。よってパッド２ａと２ｂにたてている探針
間の導通チエツクをすれば、ポンディングパットトフロ
ーブカード探針位置のずれ、針圧のかけすぎ等にょる探
針の半導体回路内部への食込みを電気的にチエツクでき
る。
第２図は、本発明の第２の実施例である。第２図におい
て“１”は半導体集積回路のボンディングパッド、“２
”はパッド、′３”は導体、′４”はＬＳＩチップであ
る。
パッド２を四隅につけることにより、プローブカードの
傾き等による部分的な針圧のががりすぎも電気的にチエ
ツクすることが可能となる。
〔発明の効果〕
以上説明したように本発明は、ボンディングパッドより
面積が小さい少なくとも２個以上のパッド間を導体で接
続することにより、第１に、ボンディングパッドとプロ
ーブカードの探針の位置ずれ、針圧のかけすぎ等による
探針の半導体集積回路内部への食込みを検出でき、第２
に半導体集積回路のオープン不良か、探針トホンディン
グパッドの位置ずれによる不良かの判定が可能になると
いう効果がある。
【図面の簡単な説明】
第１図は、本発明の第１の実施例、第２図は第２の実施
例である。 １・・・・・・ボンディングパッド、２・旧・・パッド
、３・・・・・・導体、４・・・・・・ＬＳＩチップ。

Claims (1)

    【特許請求の範囲】
  1. バッファ回路の外側に、ボンディングパッドより面積が
    小さい少なくとも２個以上のパッドと、これらパッド間
    を接続する導体を含むことを特徴とする半導体集積回路
    。
JP63305201A 1988-12-01 1988-12-01 半導体集積回路 Expired - Lifetime JP2842598B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63305201A JP2842598B2 (ja) 1988-12-01 1988-12-01 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63305201A JP2842598B2 (ja) 1988-12-01 1988-12-01 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH02151048A true JPH02151048A (ja) 1990-06-11
JP2842598B2 JP2842598B2 (ja) 1999-01-06

Family

ID=17942268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63305201A Expired - Lifetime JP2842598B2 (ja) 1988-12-01 1988-12-01 半導体集積回路

Country Status (1)

Country Link
JP (1) JP2842598B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2368973A (en) * 2000-06-27 2002-05-15 Agere Syst Guardian Corp Integrated circuit with conductive region at periphery of substrate and bond pads for measuring to detect failure
GB2368974A (en) * 2000-06-27 2002-05-15 Agere Syst Guardian Corp Method of testing an integrated circuit by assessing a conductive region formed at the periphery of the substrate
WO2007055012A1 (ja) * 2005-11-10 2007-05-18 Nhk Spring Co., Ltd. コンタクトユニットおよび検査システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5688333A (en) * 1979-12-21 1981-07-17 Hitachi Ltd Detecting method of relative position between probe and contact
JPS6170735A (ja) * 1984-09-13 1986-04-11 Sumitomo Electric Ind Ltd 電気測定用アライメントマ−クを有するウエハまたはチツプ
JPS62103255U (ja) * 1985-12-18 1987-07-01

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5688333A (en) * 1979-12-21 1981-07-17 Hitachi Ltd Detecting method of relative position between probe and contact
JPS6170735A (ja) * 1984-09-13 1986-04-11 Sumitomo Electric Ind Ltd 電気測定用アライメントマ−クを有するウエハまたはチツプ
JPS62103255U (ja) * 1985-12-18 1987-07-01

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2368973A (en) * 2000-06-27 2002-05-15 Agere Syst Guardian Corp Integrated circuit with conductive region at periphery of substrate and bond pads for measuring to detect failure
GB2368974A (en) * 2000-06-27 2002-05-15 Agere Syst Guardian Corp Method of testing an integrated circuit by assessing a conductive region formed at the periphery of the substrate
US6621280B1 (en) 2000-06-27 2003-09-16 Agere Systems Inc. Method of testing an integrated circuit
WO2007055012A1 (ja) * 2005-11-10 2007-05-18 Nhk Spring Co., Ltd. コンタクトユニットおよび検査システム

Also Published As

Publication number Publication date
JP2842598B2 (ja) 1999-01-06

Similar Documents

Publication Publication Date Title
JPS5826171B2 (ja) 集積回路モジユ−ル
JPS6276640A (ja) 半導体集積回路装置
GB1588437A (en) Method of aligning a probe with a contact
JPS58115372A (ja) 半導体装置試験回路
JPH0434950A (ja) 半導体集積回路装置
JPH02151048A (ja) 半導体集積回路
JPS5932084A (ja) Ｉｃカ−ド用リ−ダ・ライタ
JP3214420B2 (ja) フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法
JPH02137350A (ja) 半導体集積回路
JPH04215450A (ja) 半導体集積回路装置
JPH065674A (ja) 半導体集積回路装置
JPS63128636A (ja) 半導体集積回路装置
JPH05121501A (ja) 半導体集積回路
JPH10116866A (ja) 半導体装置及び、この半導体装置とプローブカードとの位置決め方法
JPS6235644A (ja) 半導体装置
JPH02180046A (ja) 半導体ウェハー
JPH0284748A (ja) 半導体ウェハー
JPS6231148A (ja) 半導体装置
JPH05102254A (ja) 半導体装置試験用プローブカード
JPH0545408A (ja) ダーリントントランジスタ検査方法
JPH0613140U (ja) 半導体装置
JPH0472645A (ja) ウエハプローバ
JPH04352346A (ja) 自動配置配線装置
JPH06140486A (ja) プロービング方法
JPH05326612A (ja) 半導体集積回路装置