JPH02150105A - 差動増幅回路装置 - Google Patents
差動増幅回路装置Info
- Publication number
- JPH02150105A JPH02150105A JP30490688A JP30490688A JPH02150105A JP H02150105 A JPH02150105 A JP H02150105A JP 30490688 A JP30490688 A JP 30490688A JP 30490688 A JP30490688 A JP 30490688A JP H02150105 A JPH02150105 A JP H02150105A
- Authority
- JP
- Japan
- Prior art keywords
- stage part
- differential
- stage section
- amplifier circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 13
- 230000003321 amplification Effects 0.000 abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、差動増幅回路装置に関するものである。
従来の技術
一般に、集積回路として構成された差動増幅回路装置は
第３図に例示するように結線されており、１は差動増幅
回路の出力段部、２は差動段部、３はレベル変換段部、
４，５はワイヤボンディングに伴って生じるライン抵抗
、６は接地端子、７は出力端子を示す。
第３図に例示するように結線されており、１は差動増幅
回路の出力段部、２は差動段部、３はレベル変換段部、
４，５はワイヤボンディングに伴って生じるライン抵抗
、６は接地端子、７は出力端子を示す。
このように構成された差動増幅回路装置を用いて小入力
信号を増幅せしめる場合、小入力信号りとレファレンス
入力信号Ｅとの電圧差が差動段部２で増幅され、差動段
部２の出力は出力段部１に直接入力されるとともに、レ
ベル変換段部３を通じて、出力段部１に入力される。そ
して、出力段部１でさらに増幅された出力が出力端子７
にとり出される。
信号を増幅せしめる場合、小入力信号りとレファレンス
入力信号Ｅとの電圧差が差動段部２で増幅され、差動段
部２の出力は出力段部１に直接入力されるとともに、レ
ベル変換段部３を通じて、出力段部１に入力される。そ
して、出力段部１でさらに増幅された出力が出力端子７
にとり出される。
出力段部ｌを流れる電流を１１ 、差動段部２を流れる
電流を１２、レベル変換段部３を流れる電流を１３とし
、それぞれの電流の変化量をΔｉΔ１２ ｒΔｉ３とし
、ワイヤボンディングによって生じるライン抵抗５の抵
抗値をＲとすると、接地ラインＣでの電位Ｖｃは Ｖｃ＝Ｒ（ｉ＋ ＋ｉｚ ＋ｉ３） となる。また、その変化量ΔＶｃは ΔＶｃ＝Ｒ（Δ１１＋Δ１２＋Δｉ３）となる。
電流を１２、レベル変換段部３を流れる電流を１３とし
、それぞれの電流の変化量をΔｉΔ１２ ｒΔｉ３とし
、ワイヤボンディングによって生じるライン抵抗５の抵
抗値をＲとすると、接地ラインＣでの電位Ｖｃは Ｖｃ＝Ｒ（ｉ＋ ＋ｉｚ ＋ｉ３） となる。また、その変化量ΔＶｃは ΔＶｃ＝Ｒ（Δ１１＋Δ１２＋Δｉ３）となる。
ところで、差動段部２およびレベル変換段部３を流れる
電流１２ ＋ １３の変化量は、小信号増幅の場合、
出力段部１を流れる電流の変化量に比べて無視できるほ
ど小さいのでΔＶ ｃ ： Ｒ・Δｉとなる。
電流１２ ＋ １３の変化量は、小信号増幅の場合、
出力段部１を流れる電流の変化量に比べて無視できるほ
ど小さいのでΔＶ ｃ ： Ｒ・Δｉとなる。
発明が解決しようとする課題
上記のような従来の構成では、接地ラインＣにΔＶｃΣ
ＲΔ１１なる電位変化が生じるので差動増幅回路自身で
ノイズが発生するという欠点があった。
ＲΔ１１なる電位変化が生じるので差動増幅回路自身で
ノイズが発生するという欠点があった。
本発明は、かかる従来の欠点を除去すべくなされたもの
で、小信号増幅時においてもノイズの小さい差動増幅回
路装置を提供することができる。
で、小信号増幅時においてもノイズの小さい差動増幅回
路装置を提供することができる。
課題を解決するための手段
本発明の差動増幅回路装置では、出力段部の接地ライン
を差動段部およびレベル変換段部の接地ラインから分離
し、両接地ラインをそれぞれの接地端子に別々に引き出
す。
を差動段部およびレベル変換段部の接地ラインから分離
し、両接地ラインをそれぞれの接地端子に別々に引き出
す。
作用
このように構成すると、出力段部の電流変化による電圧
変化が入力段部である差動段部に現れないので、とくに
小信号の増幅時におけるノイズの発生をほぼ完全に防止
することができる。
変化が入力段部である差動段部に現れないので、とくに
小信号の増幅時におけるノイズの発生をほぼ完全に防止
することができる。
実施例
以下本発明を図示した実施例とともに説明する。
第１図において、１は出力段部、２は差動段部、３はレ
ベル変換段部、４．５．８はワイヤボンディングに伴う
ライン抵抗、６は第１の接地端子、７は出力端子、９は
第２の接地端子を示す。
ベル変換段部、４．５．８はワイヤボンディングに伴う
ライン抵抗、６は第１の接地端子、７は出力端子、９は
第２の接地端子を示す。
このように構成された半導体集積回路からなる差動増幅
回路装置によって小入力信号を増幅せしめる場合、入力
信号りとレファレンス入力信号Ｅとの電位差が差動段部
２で増幅され、差動段部２の出力が出力段部１に直接入
力されるとともに、レベル変換段部３を通じて、出力段
部１に入力されるのは従来どおりである。また、各部を
流れる電流を前述と同様に考えると、０点の電位Ｖｃが
Ｖｃ＝Ｒ（ｉｌ −１−ｉ２ ＋ｉ３）となり、その変
化量ΔＶｃが ΔＶｃ＝Ｒ（Δ１１ ＋Δ１２＋Δｉ３ ）となるのも
従来どおりである。ただ、差動段部２およびレベル変換
段部３に流れる電流＋２ ＋ １３の変化量は小信号
増幅の場合、出力段部１に比べて無視できるほど小さい
ので ΔＶｃΣＯ Ａ点の電位の変化量は ΔＶＡ＝Ｒ・Δ１１ となる。つまり、Ａ点の電位変化は入力段である差動段
部２に影響を与えないことになる。
回路装置によって小入力信号を増幅せしめる場合、入力
信号りとレファレンス入力信号Ｅとの電位差が差動段部
２で増幅され、差動段部２の出力が出力段部１に直接入
力されるとともに、レベル変換段部３を通じて、出力段
部１に入力されるのは従来どおりである。また、各部を
流れる電流を前述と同様に考えると、０点の電位Ｖｃが
Ｖｃ＝Ｒ（ｉｌ −１−ｉ２ ＋ｉ３）となり、その変
化量ΔＶｃが ΔＶｃ＝Ｒ（Δ１１ ＋Δ１２＋Δｉ３ ）となるのも
従来どおりである。ただ、差動段部２およびレベル変換
段部３に流れる電流＋２ ＋ １３の変化量は小信号
増幅の場合、出力段部１に比べて無視できるほど小さい
ので ΔＶｃΣＯ Ａ点の電位の変化量は ΔＶＡ＝Ｒ・Δ１１ となる。つまり、Ａ点の電位変化は入力段である差動段
部２に影響を与えないことになる。
このように、出力段部１の電流変化による電圧変化が入
力段である差動段部に影響しないので、小信号増幅時に
おけるノイズの発生をきわめて小さくすることができる
。
力段である差動段部に影響しないので、小信号増幅時に
おけるノイズの発生をきわめて小さくすることができる
。
差動増幅回路装置をＣＭＯＳプロセスで構成した場合の
一例を第２図に示したが、本発明はかかる構成に限定さ
れるものではなく、Ｎチャネルプロセスであっても、ま
た、バイポーラプロセスであってもかまわない。
一例を第２図に示したが、本発明はかかる構成に限定さ
れるものではなく、Ｎチャネルプロセスであっても、ま
た、バイポーラプロセスであってもかまわない。
発明の効果
以上のように本発明によると、出力段部の接地端子を差
動段部およびレベル変換段部の接地端子から分離せしめ
るのであって、差動増幅回路自身によるノイズの発生を
低減せしめることができる。
動段部およびレベル変換段部の接地端子から分離せしめ
るのであって、差動増幅回路自身によるノイズの発生を
低減せしめることができる。
第１図は本発明を実施した差動増幅回路装置のブロック
線図、第２図は同回路装置のトランジスタレベルでの構
成図、第３図は従来の差動増幅回路装置のブロック線図
である。 １・・・・・・出力段部、２・・・・・・差動段部、３
・・・・・・レベル変換段部、４．５．８・・・・・・
ワイヤボンディングに伴うライン抵抗、６，９・・・・
・・接地端子、７・・・・・・出力端子。 代理人の氏名 弁理士 粟野重孝 ほか１名第 図
線図、第２図は同回路装置のトランジスタレベルでの構
成図、第３図は従来の差動増幅回路装置のブロック線図
である。 １・・・・・・出力段部、２・・・・・・差動段部、３
・・・・・・レベル変換段部、４．５．８・・・・・・
ワイヤボンディングに伴うライン抵抗、６，９・・・・
・・接地端子、７・・・・・・出力端子。 代理人の氏名 弁理士 粟野重孝 ほか１名第 図
Claims (1)
- 差動増幅回路の出力段部の接地ラインを、差動段部およ
びレベル変換段部の接地ラインから分離し、両接地ライ
ンをそれぞれの接地端子に別々に引き出してなることを
特徴とする差動増幅回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30490688A JPH02150105A (ja) | 1988-12-01 | 1988-12-01 | 差動増幅回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30490688A JPH02150105A (ja) | 1988-12-01 | 1988-12-01 | 差動増幅回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02150105A true JPH02150105A (ja) | 1990-06-08 |
Family
ID=17938718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30490688A Pending JPH02150105A (ja) | 1988-12-01 | 1988-12-01 | 差動増幅回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02150105A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6014460A (ja) * | 1983-07-04 | 1985-01-25 | Mitsubishi Electric Corp | 半導体集積回路 |
-
1988
- 1988-12-01 JP JP30490688A patent/JPH02150105A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6014460A (ja) * | 1983-07-04 | 1985-01-25 | Mitsubishi Electric Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0664605B1 (en) | Amplifier device | |
| US20020005756A1 (en) | Enhanced slew rate in amplifier circuits | |
| JPH02150105A (ja) | 差動増幅回路装置 | |
| JPH04113275A (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JP2712310B2 (ja) | カレントミラー回路 | |
| JP2596125Y2 (ja) | 演算増幅回路 | |
| JP2570050B2 (ja) | ディジタル回路 | |
| JPS58181310A (ja) | 電圧利得制御増幅装置 | |
| JPH0420532B2 (ja) | ||
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JP2528812B2 (ja) | Ｍｏｓ型差動増幅回路 | |
| JPS5837722B2 (ja) | 可変利得増幅器 | |
| JPH0152927B2 (ja) | ||
| JPH06232654A (ja) | 演算増幅回路 | |
| JPH0433162B2 (ja) | ||
| JPH01126816A (ja) | 広帯域可変利得増幅回路 | |
| JPS6259487B2 (ja) | ||
| JPH0487407A (ja) | バッファ回路 | |
| JPS63121927U (ja) | ||
| JPH0219648B2 (ja) | ||
| JPS61105628A (ja) | クランプ回路 | |
| JPH04172804A (ja) | 増幅装置 | |
| JPH037409A (ja) | バッファ回路 | |
| JPS6322150B2 (ja) | ||
| JPH0666610B2 (ja) | 差動増幅回路 |