JPH02148742A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH02148742A JPH02148742A JP29954588A JP29954588A JPH02148742A JP H02148742 A JPH02148742 A JP H02148742A JP 29954588 A JP29954588 A JP 29954588A JP 29954588 A JP29954588 A JP 29954588A JP H02148742 A JPH02148742 A JP H02148742A
- Authority
- JP
- Japan
- Prior art keywords
- tin
- lead
- plating
- lead frame
- silicon element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910001174 tin-lead alloy Inorganic materials 0.000 claims abstract description 10
- 230000005496 eutectics Effects 0.000 claims abstract description 7
- 239000011248 coating agent Substances 0.000 claims abstract description 6
- 238000000576 coating method Methods 0.000 claims abstract description 6
- 229910000978 Pb alloy Inorganic materials 0.000 claims 1
- 238000007747 plating Methods 0.000 abstract description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 31
- 229910052710 silicon Inorganic materials 0.000 abstract description 31
- 239000010703 silicon Substances 0.000 abstract description 31
- 239000000463 material Substances 0.000 abstract description 22
- 239000006023 eutectic alloy Substances 0.000 abstract description 11
- 238000005476 soldering Methods 0.000 abstract description 7
- 239000013078 crystal Substances 0.000 abstract 1
- 230000008023 solidification Effects 0.000 abstract 1
- 238000007711 solidification Methods 0.000 abstract 1
- 238000005219 brazing Methods 0.000 description 28
- 239000000203 mixture Substances 0.000 description 23
- 230000008018 melting Effects 0.000 description 15
- 238000002844 melting Methods 0.000 description 15
- 239000000155 melt Substances 0.000 description 13
- 239000000945 filler Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000010587 phase diagram Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 239000010970 precious metal Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、樹脂封止半導体装置用リードフレームに関す
る。
る。
[従来の技術]
従来の樹脂封止半導体装置用リードフレームは、インナ
ーリード先端のワイヤボンディング部と半導体素子を搭
載するパッドに、金又は銀メツキが部分的に施されてい
る。これは、金ワイヤ及びシリコン素子をボンディング
するためのものである。
ーリード先端のワイヤボンディング部と半導体素子を搭
載するパッドに、金又は銀メツキが部分的に施されてい
る。これは、金ワイヤ及びシリコン素子をボンディング
するためのものである。
しかし、貴金属の価格が高騰しており、脱貴金属が試み
られるようになった。その一つの方法として、パッドに
金又は銀メツキの代りに、半田メツキを施したリードフ
レームが用いられれている。
られるようになった。その一つの方法として、パッドに
金又は銀メツキの代りに、半田メツキを施したリードフ
レームが用いられれている。
一方、記憶素子の容量が大きくなると共に、非常に大き
なシリコン素子が用いられるようになりた0例えば、4
MビットのDRAM (d y n amic ra
ndom access memory)では、お
よそ、6X16111 8X171111210X1
01i”というような大きいシリコン素子が用いられて
いる。このように素子寸法が大きくなると、素子とリー
ドフレームの熱膨張係数の差が問題となる。そのなめ、
従来、シリコン素子をリードフレームに搭載する際、金
−シリコンろう材を用いていたものを、鉛−錫ろう材に
変えて用いられるようになってきた。鉛−錫ろう材が採
用される理由は、金−シリコンろう材に比べて鉛−錫ろ
う材の方が軟らかいので、素子とリードフレームの熱膨
張の差を緩和するからである。
なシリコン素子が用いられるようになりた0例えば、4
MビットのDRAM (d y n amic ra
ndom access memory)では、お
よそ、6X16111 8X171111210X1
01i”というような大きいシリコン素子が用いられて
いる。このように素子寸法が大きくなると、素子とリー
ドフレームの熱膨張係数の差が問題となる。そのなめ、
従来、シリコン素子をリードフレームに搭載する際、金
−シリコンろう材を用いていたものを、鉛−錫ろう材に
変えて用いられるようになってきた。鉛−錫ろう材が採
用される理由は、金−シリコンろう材に比べて鉛−錫ろ
う材の方が軟らかいので、素子とリードフレームの熱膨
張の差を緩和するからである。
所で、鉛−錫ろう材は二成分系であるので、当然のこと
ながらその組成によって融点が変化する。
ながらその組成によって融点が変化する。
そこで、半導体装置組み立てに際して、この組成を最適
にする必要がある。これには2つの制約条件がある。
にする必要がある。これには2つの制約条件がある。
シリコン素子をリードフレームに搭載する場合、ろう材
の融点は低いほうが良い、その方がシリコン素子に熱的
損傷を与える恐れが無く、又、素子とリードフレームの
熱的膨張係数の差から生じるシリコン素子の歪・破壊・
リードフレームからの剥離等の恐れも無くなる。
の融点は低いほうが良い、その方がシリコン素子に熱的
損傷を与える恐れが無く、又、素子とリードフレームの
熱的膨張係数の差から生じるシリコン素子の歪・破壊・
リードフレームからの剥離等の恐れも無くなる。
逆に、シリコン素子をリードフレームに搭載後、ワイヤ
ボンディングして、これを樹脂封止する場合、ろう材の
融点は高いほうが良い、ろう材の融点が低いと、樹脂封
止の際にろう材が溶は出してしまい、シリコン素子とリ
ードフレームがずれたり剥離して、ワイヤ接続部が剥離
したりワイヤどうしが短絡したりしてしまうからである
。
ボンディングして、これを樹脂封止する場合、ろう材の
融点は高いほうが良い、ろう材の融点が低いと、樹脂封
止の際にろう材が溶は出してしまい、シリコン素子とリ
ードフレームがずれたり剥離して、ワイヤ接続部が剥離
したりワイヤどうしが短絡したりしてしまうからである
。
そこで、鉛−錫ろう材を使ってシリコン素子をリードフ
レームに搭載する場合、樹脂封止の温度条件を考慮しつ
つ組成を変えて、融点が適度に低いろう材を用いること
になる。
レームに搭載する場合、樹脂封止の温度条件を考慮しつ
つ組成を変えて、融点が適度に低いろう材を用いること
になる。
[発明が解決しようとする課題]
樹脂封止の温度は、4MビットDRAMではおよそ17
0〜180℃である。そして、樹脂封止後にアウターリ
ードを配線基板に半田付けする際の温度は215℃程度
である。もっとも、この半田付は温度はリードフレーム
のパッドに直接かかるわけではない。
0〜180℃である。そして、樹脂封止後にアウターリ
ードを配線基板に半田付けする際の温度は215℃程度
である。もっとも、この半田付は温度はリードフレーム
のパッドに直接かかるわけではない。
これらのことを考慮に入れると、望ましいろう材の融点
は200〜220℃ということになる。
は200〜220℃ということになる。
しかし、このような融点のろう材を使用する場合、確実
にろう材を溶融させるため、実際にはろう材の温度融点
より更に10℃程度高めに上げる必要がある。従って、
シリコン素子をリードフレームのパッドに搭載する際、
シリコン素子を加熱する温度は210〜230℃になる
。
にろう材を溶融させるため、実際にはろう材の温度融点
より更に10℃程度高めに上げる必要がある。従って、
シリコン素子をリードフレームのパッドに搭載する際、
シリコン素子を加熱する温度は210〜230℃になる
。
この温度は、金−シリコンの共晶合金の融点(370℃
)よりはるかに低い温度ではある。しかし、4Mビット
DRAMの面積が100ra12以上もあり、今後更に
メモリー容量が大きくなり、素子面積が大きくなる方向
にあるので、熱膨張差を考慮して、更にろう材の融点を
下げる必要のあることが分かったのである。
)よりはるかに低い温度ではある。しかし、4Mビット
DRAMの面積が100ra12以上もあり、今後更に
メモリー容量が大きくなり、素子面積が大きくなる方向
にあるので、熱膨張差を考慮して、更にろう材の融点を
下げる必要のあることが分かったのである。
従って、本発明の目的は、4MビットD RAMのよう
な面積が大きい素子を、従来より低い温度でリードフレ
ームに搭載できる新規なリードフレームを提供すること
にある。
な面積が大きい素子を、従来より低い温度でリードフレ
ームに搭載できる新規なリードフレームを提供すること
にある。
[課題を解決するための手段]
前記目的を達成するために、本発明のリードフレームは
、半導体素子を搭載する部分が、錫又は錫を80重量%
以上含んだ錫−鉛合金で厚さ1μ以上に被覆され、該錫
−鉛合金被覆の上面が、釦38重量%と錫62重量%の
錫−鉛共晶を含む錫−鉛合金で被覆されている。
、半導体素子を搭載する部分が、錫又は錫を80重量%
以上含んだ錫−鉛合金で厚さ1μ以上に被覆され、該錫
−鉛合金被覆の上面が、釦38重量%と錫62重量%の
錫−鉛共晶を含む錫−鉛合金で被覆されている。
[作用]
以下に、本発明の作用を図面を参照しながら説明する。
第1図は、リードフレームのパッド10に半導体素子す
なわちシリコン素子12を取り付けるところを示してい
る。パッド10には、錫又は錫を80重量%以上含んだ
錫−鉛合金のメツキ、典型的には錫メツキ(融点232
℃)14が施され、その上に鈴38重量%と錫62重i
%の錫−鉛共晶を含む錫−鉛合金のろう材メツキ、典型
的には38重量%銘−残部錫の共晶台余ろう材メツキ(
融点183℃)16が施されている。このろう材メツキ
16の上にシリコン素子12を置いて、所定温度でろう
材を加熱溶融すれば、ろう材の凝固とともにシリコン素
子12が固定される。これに関しては、後で詳述する。
なわちシリコン素子12を取り付けるところを示してい
る。パッド10には、錫又は錫を80重量%以上含んだ
錫−鉛合金のメツキ、典型的には錫メツキ(融点232
℃)14が施され、その上に鈴38重量%と錫62重i
%の錫−鉛共晶を含む錫−鉛合金のろう材メツキ、典型
的には38重量%銘−残部錫の共晶台余ろう材メツキ(
融点183℃)16が施されている。このろう材メツキ
16の上にシリコン素子12を置いて、所定温度でろう
材を加熱溶融すれば、ろう材の凝固とともにシリコン素
子12が固定される。これに関しては、後で詳述する。
第2図も、第1図と同様にリードフレームのパッド10
に半導体素子すなわちシリコン素子12を取り付けると
ころを示している。第1図と異なる点は、錫メツキ14
の層と38重量%釦−残部錫の共晶合金ろう材メツキ1
6の層の組合せが二重に施されているところである。
に半導体素子すなわちシリコン素子12を取り付けると
ころを示している。第1図と異なる点は、錫メツキ14
の層と38重量%釦−残部錫の共晶合金ろう材メツキ1
6の層の組合せが二重に施されているところである。
本発明のリードフレームは、典型的には第1図、第2図
のように錫メツキ14と38重量%鉛−残部錫の共晶合
金ろう材メツキ16を重ねて被覆して得られるが、池の
組合せも本発明に含まれる。
のように錫メツキ14と38重量%鉛−残部錫の共晶合
金ろう材メツキ16を重ねて被覆して得られるが、池の
組合せも本発明に含まれる。
例えば、38重量%鉛−残部錫の共晶合余ろう材に代え
て、40重址%鉛−残部錫ろう材(融点232℃)を用
いても良い。
て、40重址%鉛−残部錫ろう材(融点232℃)を用
いても良い。
また、錫メツキに代えて10重量%鉛−残部錫メツキを
用いても良い、しかし、メツキ組成比を制御しなくても
良いという点からすると、錫メツキの方がより実際的で
ある。
用いても良い、しかし、メツキ組成比を制御しなくても
良いという点からすると、錫メツキの方がより実際的で
ある。
また、メツキに代えてクラッドにしても良いが、部分的
に皮膜を形成するという観点からはメツキの方がより実
際的である。
に皮膜を形成するという観点からはメツキの方がより実
際的である。
上記第1図のように構成されたリードフレームのパッド
10にシリコン素子12を搭載す企場合、パッド10に
シリコン素子12を圧接して加熱昇温してゆくと、シリ
コン素子12に接している38重量%鉛−残部錫の共晶
合金ろう材メツキ16が183℃で溶融してシリコン素
子12を濡らす。
10にシリコン素子12を搭載す企場合、パッド10に
シリコン素子12を圧接して加熱昇温してゆくと、シリ
コン素子12に接している38重量%鉛−残部錫の共晶
合金ろう材メツキ16が183℃で溶融してシリコン素
子12を濡らす。
その後、昇温するとともに次第に、この融液が接してい
る部分の錫メツキ14が溶融してゆく、その際、錫メツ
キ14の層から融液に錫が拡散して、融液の組成を変動
させ、融液の組成は状態図のその温度での液相線上の組
成となる。そこで加熱最高温度で融液の組成が決まると
同時にその組成の融点が前記加熱最高温度より高くなっ
て融液は凝固することになる。そして−旦凝固すると、
これを加熱しても、この加熱最高温度以上にならないと
溶融しない、すなわち必要最低限の温度で半導体装置を
組み立てることができる。
る部分の錫メツキ14が溶融してゆく、その際、錫メツ
キ14の層から融液に錫が拡散して、融液の組成を変動
させ、融液の組成は状態図のその温度での液相線上の組
成となる。そこで加熱最高温度で融液の組成が決まると
同時にその組成の融点が前記加熱最高温度より高くなっ
て融液は凝固することになる。そして−旦凝固すると、
これを加熱しても、この加熱最高温度以上にならないと
溶融しない、すなわち必要最低限の温度で半導体装置を
組み立てることができる。
皮膜厚さの比率と加熱最高温度により、錫メツキの全部
か溶融することもあるが、一部溶融しないで残ることも
ある。−船釣には、全部溶融するように皮膜厚さの比率
と加熱最高温度を設定するほうが良い、尚、錫メツキ1
4の層の厚さが1μ以上ないと、共晶合金ろう材メツキ
16flllJにその組成変動に寄与するのに十分な錫
を供給できない。
か溶融することもあるが、一部溶融しないで残ることも
ある。−船釣には、全部溶融するように皮膜厚さの比率
と加熱最高温度を設定するほうが良い、尚、錫メツキ1
4の層の厚さが1μ以上ないと、共晶合金ろう材メツキ
16flllJにその組成変動に寄与するのに十分な錫
を供給できない。
次に、上記第2図のように構成されたリードフレームの
パッド10にシリコン素子12を搭載する場合、パッド
10にシリコン素子12を圧接して加熱昇温してゆくと
、シリコン素子12に接した共晶合金ろう材メツ:!I
r16と共に、錫メツキ14ではさまれた共晶合金ろう
材メツキ16が183℃で溶融し、その後、昇温すると
ともに次第に、この融液が接している部分の錫メツキ1
4が溶融してゆく、従って、第1図の場合よりもシリコ
ン素子12の取付けが速やかに行われる。
パッド10にシリコン素子12を搭載する場合、パッド
10にシリコン素子12を圧接して加熱昇温してゆくと
、シリコン素子12に接した共晶合金ろう材メツ:!I
r16と共に、錫メツキ14ではさまれた共晶合金ろう
材メツキ16が183℃で溶融し、その後、昇温すると
ともに次第に、この融液が接している部分の錫メツキ1
4が溶融してゆく、従って、第1図の場合よりもシリコ
ン素子12の取付けが速やかに行われる。
なお、前記錫メツキの代りに鉛10重量%−残部錫メツ
キのように錫に富んだ錫−鉛合金を使用できる。また、
38重量%鉛−残部錫の組成のメツキの代りに鉛40重
量%−残部錫のように38重量%釦−残部錫の共晶の周
辺組成の錫−鉛合金のメツキを用いても良い。
キのように錫に富んだ錫−鉛合金を使用できる。また、
38重量%鉛−残部錫の組成のメツキの代りに鉛40重
量%−残部錫のように38重量%釦−残部錫の共晶の周
辺組成の錫−鉛合金のメツキを用いても良い。
以下、本発明の実施例を示すが、本発明はこれに限定さ
れるものでない。
れるものでない。
[実施例1]
板厚0.15nnの42合金(42%ニッケル残部鉄)
のリードフレームのパッドに、5μの錫メツキ皮膜を形
成し、その上に5μの約40重量%鉛−残部錫の組成の
メツキ皮膜を形成した。このリードフレームのパッドに
10xlOi11”のシリコン素子を圧接して加熱昇温
しな、温度がおよそ185 ’Cで約40重量%鉛−残
部錫の組成のメッキ皮膜が溶融し、およそ200℃で錫
メツキ皮膜が完全に溶融しな、その後、徐冷したが、シ
リコン素子とリードフレームが剥離するようなことは無
く、全く問題が無かった。
のリードフレームのパッドに、5μの錫メツキ皮膜を形
成し、その上に5μの約40重量%鉛−残部錫の組成の
メツキ皮膜を形成した。このリードフレームのパッドに
10xlOi11”のシリコン素子を圧接して加熱昇温
しな、温度がおよそ185 ’Cで約40重量%鉛−残
部錫の組成のメッキ皮膜が溶融し、およそ200℃で錫
メツキ皮膜が完全に溶融しな、その後、徐冷したが、シ
リコン素子とリードフレームが剥離するようなことは無
く、全く問題が無かった。
このようにしてシリコン素子を搭載したリードフレーム
を、成形温度約180℃および成形時間90秒の条件で
樹脂封止し、半田付は温度215℃および半田付は時間
90秒の条件でアウターリードを配線基板に取り付けた
。このような後工程を経ても、ろう材が溶融することが
無く、全く問題が無かった。
を、成形温度約180℃および成形時間90秒の条件で
樹脂封止し、半田付は温度215℃および半田付は時間
90秒の条件でアウターリードを配線基板に取り付けた
。このような後工程を経ても、ろう材が溶融することが
無く、全く問題が無かった。
[実施例2]
板厚0.15n+Ilの42合金(42%2%ニラゲル
鉄)のリードフレームのパッドに、2μの錫メツキ皮膜
を形成し、その上に5μの約40重量%鉛−残部錫の組
成のメツキ皮膜を形成し、更にその上に2μの錫メツキ
皮膜と5μの約40重量%釦−残部錫の組成のメツキ皮
膜とを形成した。
鉄)のリードフレームのパッドに、2μの錫メツキ皮膜
を形成し、その上に5μの約40重量%鉛−残部錫の組
成のメツキ皮膜を形成し、更にその上に2μの錫メツキ
皮膜と5μの約40重量%釦−残部錫の組成のメツキ皮
膜とを形成した。
このリードフレームのパッドにl0XIOII2のシリ
コン素子を圧接して加熱昇温しな、温度がおよそ185
”Cで約40重量%鉛−残部錫の組成のメツキ皮膜が
溶融し、およそ205℃で錫メツキ皮膜が完全に溶融し
た。
コン素子を圧接して加熱昇温しな、温度がおよそ185
”Cで約40重量%鉛−残部錫の組成のメツキ皮膜が
溶融し、およそ205℃で錫メツキ皮膜が完全に溶融し
た。
その後、徐冷したが、シリコン素子とリードフレームが
剥離するようなことは無く、全く問題が無かった。
剥離するようなことは無く、全く問題が無かった。
このようにしてシリコン素子を搭載したリードフレーム
を、成形温度約180℃および成形時間90秒の条件で
樹脂封止し、半田付は温度215℃および半田付は時間
90秒の条件でアウターリードを配線基板に取り付けた
。このような後工程を経ても、ろう材力製容融すること
が無く、全く問題が無かった。
を、成形温度約180℃および成形時間90秒の条件で
樹脂封止し、半田付は温度215℃および半田付は時間
90秒の条件でアウターリードを配線基板に取り付けた
。このような後工程を経ても、ろう材力製容融すること
が無く、全く問題が無かった。
上記実施例では、錫メツキと約40重量%鉛残部錫の組
成のメツキを積層させたが、例えば、錫メツキの代りに
鉛10重量%−残部錫メツキを用い、40重量%鉛−残
部錫の組成のメツキの代りに鉛38重量%−残部鍋メツ
キを用いても良い。
成のメツキを積層させたが、例えば、錫メツキの代りに
鉛10重量%−残部錫メツキを用い、40重量%鉛−残
部錫の組成のメツキの代りに鉛38重量%−残部鍋メツ
キを用いても良い。
なお、錫メツキの代りに、例えば、鉛60重量%−残部
錫のように鉛の多い鉛−錫合金メツキを用いることも可
能であるが、溶融体の釦が鉛38重量%−残部鍋の共晶
合金組成より多い場合、状態図の液相線の傾斜が大きい
ので、最終融点すなわち組成の制御か難しい、従って、
共晶合金組成より錫が多い組成のメツキを用いたほうが
有利である。
錫のように鉛の多い鉛−錫合金メツキを用いることも可
能であるが、溶融体の釦が鉛38重量%−残部鍋の共晶
合金組成より多い場合、状態図の液相線の傾斜が大きい
ので、最終融点すなわち組成の制御か難しい、従って、
共晶合金組成より錫が多い組成のメツキを用いたほうが
有利である。
又、上記実施例ではメツキにより皮膜を形成したが、ク
ラッド或いは蒸着・イオンブレーティング・スパッター
等によってもよいことは言うまでもない。
ラッド或いは蒸着・イオンブレーティング・スパッター
等によってもよいことは言うまでもない。
[発明の効果]
以上説明したように、本発明のリードフレームを用いる
ことによって、従来に比べてより低い温度で半導体装置
を組み立てることができ、(@頼性の高い半導体装置を
得ることができる6
ことによって、従来に比べてより低い温度で半導体装置
を組み立てることができ、(@頼性の高い半導体装置を
得ることができる6
第1図は、本発明の実施例にかがるリードフレームにシ
リコン素子を圧接する状態を示す概略断面図。 第2図は、本発明の他の実施例にがかるリードフレーム
にシリコン素子を圧接する状態を示す概略断面図。 図中、参照数字は次のものを表す。 10・・・リードフレームのパッド、 12・・・シリコン素子、 14・・・錫メツキ、 16・・・鉛−錫共晶合金メツキ
リコン素子を圧接する状態を示す概略断面図。 第2図は、本発明の他の実施例にがかるリードフレーム
にシリコン素子を圧接する状態を示す概略断面図。 図中、参照数字は次のものを表す。 10・・・リードフレームのパッド、 12・・・シリコン素子、 14・・・錫メツキ、 16・・・鉛−錫共晶合金メツキ
Claims (1)
- 半導体素子を搭載する部分が、錫又は錫を80重量%以
上含んだ錫−鉛合金で厚さ1μ以上に被覆され、該錫−
鉛合金被覆の上面が、鉛38重量%と錫62重量%の錫
−鉛共晶を含む錫−鉛合金で被覆されていることを特徴
とするリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29954588A JPH02148742A (ja) | 1988-11-29 | 1988-11-29 | リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29954588A JPH02148742A (ja) | 1988-11-29 | 1988-11-29 | リードフレーム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02148742A true JPH02148742A (ja) | 1990-06-07 |
Family
ID=17874005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29954588A Pending JPH02148742A (ja) | 1988-11-29 | 1988-11-29 | リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02148742A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49105452A (ja) * | 1973-02-07 | 1974-10-05 | ||
JPS60261185A (ja) * | 1984-06-08 | 1985-12-24 | Hitachi Ltd | 半導体レ−ザの実装方法 |
-
1988
- 1988-11-29 JP JP29954588A patent/JPH02148742A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49105452A (ja) * | 1973-02-07 | 1974-10-05 | ||
JPS60261185A (ja) * | 1984-06-08 | 1985-12-24 | Hitachi Ltd | 半導体レ−ザの実装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4418857A (en) | High melting point process for Au:Sn:80:20 brazing alloy for chip carriers | |
US5186383A (en) | Method for forming solder bump interconnections to a solder-plated circuit trace | |
KR100719905B1 (ko) | Sn-Bi계 솔더 합금 및 이를 이용한 반도체 소자 | |
EP0542475A1 (en) | Bonding method using solder composed of multiple alternating gold and tin layers | |
JPH1050708A (ja) | 金属バンプ、金属バンプの製造方法、接続構造体 | |
US4634638A (en) | High melting point copper-gold-tin brazing alloy for chip carriers | |
JP3232872B2 (ja) | はんだバンプの形成方法 | |
US7973412B2 (en) | Semiconductor device using lead-free solder as die bonding material and die bonding material not containing lead | |
JP2001060760A (ja) | 回路電極およびその形成方法 | |
JPH02148742A (ja) | リードフレーム | |
JP2637863B2 (ja) | 半導体装置 | |
JP2966079B2 (ja) | リードフレーム、これを用いた半導体装置および半導体装置の実装方法 | |
JPH09213702A (ja) | 半導体装置及び半導体装置の実装方法 | |
JPH0529363A (ja) | 配線基板 | |
JP3785822B2 (ja) | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 | |
JP2001094004A (ja) | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 | |
JP2716355B2 (ja) | 半導体装置の製造方法 | |
JP2894172B2 (ja) | 半導体装置 | |
JP2001156095A (ja) | 電極、半導体装置および製造方法 | |
JPS5815252A (ja) | バンプ構造 | |
JP2911005B2 (ja) | バンプ電極の処理方法 | |
JP2699796B2 (ja) | 複合リードフレームおよびその製造方法 | |
JPH09153497A (ja) | 半田バンプの形成方法 | |
JPS5868945A (ja) | フリツプチツプボンデイング法 | |
JPH0342681Y2 (ja) |