JPH02148337A - 未検出故障回路対応ｌｓｉ - Google Patents
未検出故障回路対応ｌｓｉInfo
- Publication number
- JPH02148337A JPH02148337A JP63303194A JP30319488A JPH02148337A JP H02148337 A JPH02148337 A JP H02148337A JP 63303194 A JP63303194 A JP 63303194A JP 30319488 A JP30319488 A JP 30319488A JP H02148337 A JPH02148337 A JP H02148337A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- lsi
- fault
- outputs
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010485 coping Effects 0.000 title 1
- 238000004088 simulation Methods 0.000 claims abstract description 9
- 238000001514 detection method Methods 0.000 claims description 5
- 238000012360 testing method Methods 0.000 description 11
- 230000002950 deficient Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、情報処理装置に使用されるＬＳＩに関し、特
に、ＬＳＩのテストにおいて所定の論理構造を利用した
未検出故障回路対応ＬＳＩに関する。
に、ＬＳＩのテストにおいて所定の論理構造を利用した
未検出故障回路対応ＬＳＩに関する。
［従来の技術］
従来、この種のＬＳＩにおいては、故障回路がＬＳＩ内
に存在する恐れがあるため、回路全体を対象に一律にテ
スト回路を挿入する方法や、故障シュミレーション実施
前に設計者の予測にもとすいてテスト回路の挿入を行い
故障回路を発見しておく方法が採られていた。後者の場
合、設計者の予測が正しかったときには、予め故障回路
を修復しておくことができるため、後に故障発見のため
のテストパターンを用いて故障シュミレーションを実施
しても故障回路を発見することはない。
に存在する恐れがあるため、回路全体を対象に一律にテ
スト回路を挿入する方法や、故障シュミレーション実施
前に設計者の予測にもとすいてテスト回路の挿入を行い
故障回路を発見しておく方法が採られていた。後者の場
合、設計者の予測が正しかったときには、予め故障回路
を修復しておくことができるため、後に故障発見のため
のテストパターンを用いて故障シュミレーションを実施
しても故障回路を発見することはない。
［発明が解決しようとする課題］
上述した従来のＬＳＩでは、回路全体を対象としたテス
ト回路の挿入では、挿入すべきテスト回路の量が多くな
る欠点がある。又、故障シュミレーション以前に予測で
テスト回路を挿入する方法では、設計者の予測が正しく
なかったときに、未検出故障がＬＳＩ回路に残留し、故
障シュミレーションを実施したときに始めて発見される
こととなっていた。さらに、単体テスト時に不良が発見
されず、製品が出荷されてから発見される場合もあった
。
ト回路の挿入では、挿入すべきテスト回路の量が多くな
る欠点がある。又、故障シュミレーション以前に予測で
テスト回路を挿入する方法では、設計者の予測が正しく
なかったときに、未検出故障がＬＳＩ回路に残留し、故
障シュミレーションを実施したときに始めて発見される
こととなっていた。さらに、単体テスト時に不良が発見
されず、製品が出荷されてから発見される場合もあった
。
又、故障回路を発見しても、修復するために別な良品の
ＬＳＩを代りに使用しなければならず、不経済であった
。
ＬＳＩを代りに使用しなければならず、不経済であった
。
［課題を解決するための手段］
本発明の目的は、上述した従来技術の課題を解決し、不
良箇所の発見と修復が容易に行うことのできる未検出故
障回路対応ＬＳＩを提供する事である。
良箇所の発見と修復が容易に行うことのできる未検出故
障回路対応ＬＳＩを提供する事である。
本発明は、故障シュミレーションにより決定した未検出
故障を有する回路と、ＬＳＩ内に設けられた未検出故障
を有する前記回路と同一の回路と、前記２つの回路の出
力を比較し、一致しない場合エラーとして外部出力端子
に出力するエラー検出回路と、そして、前記２つの回路
に接続され外部出力端子からの命令により故障のない回
路に切換えを行うと共に出力を次段の回路に接続する切
換回路と、を有することを特徴とする。
故障を有する回路と、ＬＳＩ内に設けられた未検出故障
を有する前記回路と同一の回路と、前記２つの回路の出
力を比較し、一致しない場合エラーとして外部出力端子
に出力するエラー検出回路と、そして、前記２つの回路
に接続され外部出力端子からの命令により故障のない回
路に切換えを行うと共に出力を次段の回路に接続する切
換回路と、を有することを特徴とする。
［実施例］
以下、図面を用いて本発明の未検出故障回路対応ＬＳＩ
について説明する。
について説明する。
第１図は、本発明に係る未検出故障回路対応Ｌ８１の一
実施例のブロック図である。
実施例のブロック図である。
この例では、ＬＳＩ内に故障シュミレーションにより決
定した未検出数１璋回路２とそれと同一の回路３を設け
ている０両回路への入力は同一で、出力はともに比較回
路４に入力している。比較回路４において、未検出故障
回路２の出力とそれと同一の回路３の出力との比較は常
時行なわれている。
定した未検出数１璋回路２とそれと同一の回路３を設け
ている０両回路への入力は同一で、出力はともに比較回
路４に入力している。比較回路４において、未検出故障
回路２の出力とそれと同一の回路３の出力との比較は常
時行なわれている。
両方の出力が不一致のとき、即ち、いづれがの回路に不
良があるとき、比較口１ｉ４は、エラー信号をエラー信
号出力端子５に出力する。
良があるとき、比較口１ｉ４は、エラー信号をエラー信
号出力端子５に出力する。
一方、未検出故障回路２の出力とそれと同一の回Ｆ＃１
３の出力は、切換回路７に入力されている。
３の出力は、切換回路７に入力されている。
切換回路制御用の入力端子６から所定の命令を切換回路
７に送り、未検出故障回路２とそれと同一の回路３のう
ち良い方の回路を選択する。この場合、良否の判定は、
ＬＳＩ外部で人が指示する事もできる。
７に送り、未検出故障回路２とそれと同一の回路３のう
ち良い方の回路を選択する。この場合、良否の判定は、
ＬＳＩ外部で人が指示する事もできる。
［発明の効果］
本発明は、上述したように、故障シュミレーションによ
り決定した未検出故障を有する回路と、ＬＳＩ内に設け
られた未検出故障を有する前記回路と同一の回路と、前
記２つの回路の出力を比較し、一致しない場合エラーと
して外部出力端子に出力するエラー検出回路と、そして
、前記２つの回路に接続され外部入力端子からの命令に
より故障のない回路に切換えを行うと共に出力を次段の
回路に接続する切換回路と、を有するため、不良箇所の
発見と修復が容易に行うことのできる。尚、不良箇所の
発見は、ＬＳＩ単体テスト時、又は、装置実装時になる
が、切換回路により一方を選択すればよいので、不良箇
所の修復は容易且つ短時間に行うことができる。
り決定した未検出故障を有する回路と、ＬＳＩ内に設け
られた未検出故障を有する前記回路と同一の回路と、前
記２つの回路の出力を比較し、一致しない場合エラーと
して外部出力端子に出力するエラー検出回路と、そして
、前記２つの回路に接続され外部入力端子からの命令に
より故障のない回路に切換えを行うと共に出力を次段の
回路に接続する切換回路と、を有するため、不良箇所の
発見と修復が容易に行うことのできる。尚、不良箇所の
発見は、ＬＳＩ単体テスト時、又は、装置実装時になる
が、切換回路により一方を選択すればよいので、不良箇
所の修復は容易且つ短時間に行うことができる。
従って、ＬＳＩを廃棄することもなく、すべてのＬＳＩ
を有効に利用できる。一方、池の回路はテストデータに
より、検出可能であるため、全体として、はぼ全ての不
良を取り除く事ができる。
を有効に利用できる。一方、池の回路はテストデータに
より、検出可能であるため、全体として、はぼ全ての不
良を取り除く事ができる。
第１図は、本発明に係る未検出故障回路対応ＬＳＩの一
実施例のブロック図である。 １・・・ＬＳＩ ２・・・未検出故障回路 ３・・・未検出故障回路と同一の回路 ・・比較回路 ５・・・エラー信号出力端子 ・・切換回路制御入力端子 ７・・・切換回路
実施例のブロック図である。 １・・・ＬＳＩ ２・・・未検出故障回路 ３・・・未検出故障回路と同一の回路 ・・比較回路 ５・・・エラー信号出力端子 ・・切換回路制御入力端子 ７・・・切換回路
Claims (1)
- 【特許請求の範囲】 故障シュミレーションにより決定した未検出故障を有す
る回路と、 ＬＳＩ内に設けられた未検出故障を有する前記回路と同
一の回路と、 前記２つの回路の出力を比較し、一致しない場合エラー
として外部出力端子に出力するエラー検出回路と、そし
て、 前記２つの回路に接続され外部入力端子からの命令によ
り故障のない回路に切換えを行うと共に出力を次段の回
路に接続する切換回路と、 を有することを特徴とする未検出故障回路対応ＬＳＩ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63303194A JPH02148337A (ja) | 1988-11-30 | 1988-11-30 | 未検出故障回路対応ｌｓｉ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63303194A JPH02148337A (ja) | 1988-11-30 | 1988-11-30 | 未検出故障回路対応ｌｓｉ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02148337A true JPH02148337A (ja) | 1990-06-07 |
Family
ID=17918012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63303194A Pending JPH02148337A (ja) | 1988-11-30 | 1988-11-30 | 未検出故障回路対応ｌｓｉ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02148337A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58127242A (ja) * | 1982-01-25 | 1983-07-29 | Nec Corp | 論理回路 |
| JPS63140969A (ja) * | 1986-12-03 | 1988-06-13 | Nec Corp | 試験容易化方式 |
-
1988
- 1988-11-30 JP JP63303194A patent/JPH02148337A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58127242A (ja) * | 1982-01-25 | 1983-07-29 | Nec Corp | 論理回路 |
| JPS63140969A (ja) * | 1986-12-03 | 1988-06-13 | Nec Corp | 試験容易化方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1296154B1 (en) | Semiconductor integrated circuit | |
| US6115300A (en) | Column redundancy based on column slices | |
| JPS6134639A (ja) | 電子回路試験装置 | |
| KR101902577B1 (ko) | 부품을 포함하는 제어 시스템의 기능 검사 방법 | |
| JPH02148337A (ja) | 未検出故障回路対応ｌｓｉ | |
| US6675336B1 (en) | Distributed test architecture for multiport RAMs or other circuitry | |
| US7197693B2 (en) | Connection verification apparatus for verifying interconnection between multiple logic blocks | |
| JP3710639B2 (ja) | 半導体装置 | |
| KR970004917A (ko) | 불량 아이씨(IC) 체크(Check)방법 | |
| JPH06327055A (ja) | 制御方式 | |
| JPH01187475A (ja) | 半導体集積回路の試験装置 | |
| JPH10197608A (ja) | 半導体回路 | |
| JP2647209B2 (ja) | 電気回路の試験方法 | |
| JPH0342736A (ja) | 故障シミュレーション方法 | |
| JPH0926986A (ja) | テストパタン生成方法及び遅延検証方法 | |
| JPH03282274A (ja) | 集積回路の試験方式 | |
| JPH02118475A (ja) | 論理集積回路 | |
| JPS636471A (ja) | 論理集積回路 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPH04215080A (ja) | 故障検出回路 | |
| JPS6168659A (ja) | Ｒｏｍ自動切換回路 | |
| JPH04113580A (ja) | 半導体集積回路装置 | |
| JPS59177657A (ja) | マイクロコンピユ−タ | |
| JPH03189736A (ja) | 選択回路の障害検出方式 | |
| JP2000148319A (ja) | 集積回路及びその設計方法 |