JPH02148187A - マイクロコンピューター - Google Patents
マイクロコンピューターInfo
- Publication number
- JPH02148187A JPH02148187A JP63302844A JP30284488A JPH02148187A JP H02148187 A JPH02148187 A JP H02148187A JP 63302844 A JP63302844 A JP 63302844A JP 30284488 A JP30284488 A JP 30284488A JP H02148187 A JPH02148187 A JP H02148187A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- microcomputer
- conversion
- potential
- digital value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 24
- 230000006870 function Effects 0.000 abstract description 8
- 230000015654 memory Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野ｊ
この発明はマイクロコンピュータ−（以下、マイコンと
呼ぶ）とマイコン外部のアナログ系の信号のインターフ
ェースに関するものである。
呼ぶ）とマイコン外部のアナログ系の信号のインターフ
ェースに関するものである。
〔従来の技＃ｊ
従来のマイコンにおいては外部から入力されるアナログ
信号は必ずアナログデジタル変換器（以下、Ａ／Ｄ変換
器と呼ぶ）でデジタル値に変換され、結果がデジタル値
格納レジスタへ書き込まれる。従来の８ピツ）Ａ／Ｄ変
換器について第３図・第４図および第５図を用いて説明
する。第３図はＤ／Ａ変換回路（１０）と比較回路（１
１）、第４図はデジタル値生成回路（１２）、（１３）
とデジタル値格納レジスタ（１４）と変換終了信号発生
部（１５）から成るっＡ／Ｄ変換が開始するとまず、最
上位ピッ）ＳＡＲ７だけ′１＃、残り５ＡＲ６〜０全て
′の“のデジタル値がデジタル値生成回路（１３−ａ）
〜（１３−ｔ□で生成され、Ｄ／Ａ変換回路（１０）で
アナログ値へ変換され、ＴＳがＬＯＷのタイミング（１
７）で、外部からのアナログ入力ＡＮｉｎのレベルと比
較回路（１１）で比較判別される。 ＡＮｉｎの方が高
電位であればｃｏｔａｐ信号かのになりＳＡＩ’１７は
１に、低電位であればｃｏｔａｐは１で５ＡＲ７ば■に
確定する（１９） 。この時ＴＺもＬｏｗになり、Ｎ７
がＱから１に変９、次にＴＺがＨｉｇｈになるタイミン
グで、第２位のビット６（８ＡＲ６）が１になる。他の
Ｓ ＡＲ５〜■はＱのままであシ、５ＡＲ７は既に確定
している、このデジタル値をＤ／Ａ変換したアナログ値
とＡＮｉｒｌとの比較で５ＡＲ６が確定する。この一連
の操作をビット数分８回繰り返すと８ビツトのデジタル
値が決定し、以後（１５−ａ）、（１５−ｂ）で終了信
号が生成され結果が格納レジスタ（（１４）内のラッチ
）に書き込まれる。
信号は必ずアナログデジタル変換器（以下、Ａ／Ｄ変換
器と呼ぶ）でデジタル値に変換され、結果がデジタル値
格納レジスタへ書き込まれる。従来の８ピツ）Ａ／Ｄ変
換器について第３図・第４図および第５図を用いて説明
する。第３図はＤ／Ａ変換回路（１０）と比較回路（１
１）、第４図はデジタル値生成回路（１２）、（１３）
とデジタル値格納レジスタ（１４）と変換終了信号発生
部（１５）から成るっＡ／Ｄ変換が開始するとまず、最
上位ピッ）ＳＡＲ７だけ′１＃、残り５ＡＲ６〜０全て
′の“のデジタル値がデジタル値生成回路（１３−ａ）
〜（１３−ｔ□で生成され、Ｄ／Ａ変換回路（１０）で
アナログ値へ変換され、ＴＳがＬＯＷのタイミング（１
７）で、外部からのアナログ入力ＡＮｉｎのレベルと比
較回路（１１）で比較判別される。 ＡＮｉｎの方が高
電位であればｃｏｔａｐ信号かのになりＳＡＩ’１７は
１に、低電位であればｃｏｔａｐは１で５ＡＲ７ば■に
確定する（１９） 。この時ＴＺもＬｏｗになり、Ｎ７
がＱから１に変９、次にＴＺがＨｉｇｈになるタイミン
グで、第２位のビット６（８ＡＲ６）が１になる。他の
Ｓ ＡＲ５〜■はＱのままであシ、５ＡＲ７は既に確定
している、このデジタル値をＤ／Ａ変換したアナログ値
とＡＮｉｒｌとの比較で５ＡＲ６が確定する。この一連
の操作をビット数分８回繰り返すと８ビツトのデジタル
値が決定し、以後（１５−ａ）、（１５−ｂ）で終了信
号が生成され結果が格納レジスタ（（１４）内のラッチ
）に書き込まれる。
〔発明が解決しようとする課題ｊ
従来のマイコン以上のように構成されていたので、外部
からのアナログ信号を有効なデータとしてマイコンが活
用するまでに、Ａ／Ｄ変換に要する時間としてｃビット
数）×（１回の比較時間）の待ち時間が必要で、アナロ
グ入力がある電位より、高電位であるか低電位であるか
の情報が必要な場合もあり、この様な場合でも、従来の
マイコンはまずアナログ入力をＡ／Ｄ変換し、それによ
って得られるテ゛シタ／ｖ＠ｉをＣＰＵがある種の演算
を用いてレベルの高低を検討するという方法を収る。こ
のようにハードウェアでは一瞬に実行できる電圧レベル
の比較という動作が、従来のマイコンでは実際には８倍
以上の比較時間とソフトウェアの操作とによって実現さ
れるという問題点かあつた。
からのアナログ信号を有効なデータとしてマイコンが活
用するまでに、Ａ／Ｄ変換に要する時間としてｃビット
数）×（１回の比較時間）の待ち時間が必要で、アナロ
グ入力がある電位より、高電位であるか低電位であるか
の情報が必要な場合もあり、この様な場合でも、従来の
マイコンはまずアナログ入力をＡ／Ｄ変換し、それによ
って得られるテ゛シタ／ｖ＠ｉをＣＰＵがある種の演算
を用いてレベルの高低を検討するという方法を収る。こ
のようにハードウェアでは一瞬に実行できる電圧レベル
の比較という動作が、従来のマイコンでは実際には８倍
以上の比較時間とソフトウェアの操作とによって実現さ
れるという問題点かあつた。
この発明は上記のような問題点を解消するためになされ
たもので、Ａ／Ｄ変換器をその利用方法に応じてアナロ
グ信号のレベル判別装置として活用するとともに、その
処理スピードの短縮化を図ることを目的とする。
たもので、Ａ／Ｄ変換器をその利用方法に応じてアナロ
グ信号のレベル判別装置として活用するとともに、その
処理スピードの短縮化を図ることを目的とする。
［課題を解決するための手段ｊ
この発明に係るＡ／Ｄ変換器はアナログ信号のレベル判
別モードの新設により、このモード選択時にはＤ／Ａ変
換回路は先に述べたバイナリ−サーチ的比較の為のビッ
ト数回のＤ／Ａ変換を行なわず、ＣＰＵを通して与えら
れた比較の基準となるデジタル値のみのアナログ変換を
行い、そこでできたアナログ値によって外部からのアナ
ログ入力の電位レベルが即時的に判別される。
別モードの新設により、このモード選択時にはＤ／Ａ変
換回路は先に述べたバイナリ−サーチ的比較の為のビッ
ト数回のＤ／Ａ変換を行なわず、ＣＰＵを通して与えら
れた比較の基準となるデジタル値のみのアナログ変換を
行い、そこでできたアナログ値によって外部からのアナ
ログ入力の電位レベルが即時的に判別される。
〔作用１
この発明におけるＡ／Ｄ変換結果のデジタル値格納しジ
ヌタは従来はリードオンリーのメモリーであったのに対
し、ライト可能となり、その結果レベル判別モード選択
時にはＣＰＵからレジスタに書き込まれた値がＤ／Ａ変
換回路でアナログ値に変換され、この基準電位と外部か
ら入力されたアナログ値の電位のレベル比較が瞬時に可
能となる。
ヌタは従来はリードオンリーのメモリーであったのに対
し、ライト可能となり、その結果レベル判別モード選択
時にはＣＰＵからレジスタに書き込まれた値がＤ／Ａ変
換回路でアナログ値に変換され、この基準電位と外部か
ら入力されたアナログ値の電位のレベル比較が瞬時に可
能となる。
［実施例ｊ
以下、この発明の一実施例を図について説明する。第１
図はこの発明の要部であるデジタル値格納レジスタと、
その周辺を示した回路図であり、（１−ａ ）〜（１−
ｇ）と（２−ａ） 〜（２−＜）はデジタル値生成回路
で従来の（１２−ａ）〜（１２−Ｊ２：）と（１３−ａ
）〜（１３−閾）と全く同じである。（３−ｓ）〜（３
−ｇ）は全て同様の回路、（５）は格納レジスタ本体、
（６）はＤ／Ａ変換回路へ供給されるビット７（ＳＡＲ
７）〜ビット■（ＳＡＲ■）のラッチ部、（７）は通常
のＡ／Ｄ変換で生成されたデジタル値を格納レジスタ本
体（５）のラッチへ書き込む経路、（８）は格納レジス
タ本体（５）のラッチをＣＰＵが読み出した時の経路、
（９）はＣＰＵが格納レジスタ本体（５）のラッチへ書
き込みを行った時の経路である。
図はこの発明の要部であるデジタル値格納レジスタと、
その周辺を示した回路図であり、（１−ａ ）〜（１−
ｇ）と（２−ａ） 〜（２−＜）はデジタル値生成回路
で従来の（１２−ａ）〜（１２−Ｊ２：）と（１３−ａ
）〜（１３−閾）と全く同じである。（３−ｓ）〜（３
−ｇ）は全て同様の回路、（５）は格納レジスタ本体、
（６）はＤ／Ａ変換回路へ供給されるビット７（ＳＡＲ
７）〜ビット■（ＳＡＲ■）のラッチ部、（７）は通常
のＡ／Ｄ変換で生成されたデジタル値を格納レジスタ本
体（５）のラッチへ書き込む経路、（８）は格納レジス
タ本体（５）のラッチをＣＰＵが読み出した時の経路、
（９）はＣＰＵが格納レジスタ本体（５）のラッチへ書
き込みを行った時の経路である。
ＶＤ倍信号レベル判別モード選択時に１＃になる。
第２図は第１図の各経路を制御する信号を示す。
（各信号の生成回路についての記述はしない。）次に動
作について説明する。まず、モードを設定するＭ Ｄ
＝’■１では従来通りデジタル値生成回路（１）、ｃ２
）（従来図（１２）、（１３） ）でデジタル値を生成
し、ビット数回のＤ／Ａ変換・比較を繰り返し、変換が
終了すると、ＮＡＷの信号が出て経路（７）を経てラッ
チ（５）へ結果が書き込まれる。ＣＰ［７から結果の読
み出しが要求されると、φＡｌ）Ｍ・−＾′ＤＭの信号
が出て、経路（８）を経てデータバスへ値が出力される
。
作について説明する。まず、モードを設定するＭ Ｄ
＝’■１では従来通りデジタル値生成回路（１）、ｃ２
）（従来図（１２）、（１３） ）でデジタル値を生成
し、ビット数回のＤ／Ａ変換・比較を繰り返し、変換が
終了すると、ＮＡＷの信号が出て経路（７）を経てラッ
チ（５）へ結果が書き込まれる。ＣＰ［７から結果の読
み出しが要求されると、φＡｌ）Ｍ・−＾′ＤＭの信号
が出て、経路（８）を経てデータバスへ値が出力される
。
ＶＤ；“１＃にすると、レベル判別モードが選択され従
来５ｉｌ！施できなかった機能が実現できる。まずレベ
ル判定を行う為の基準電位を決める。ＣＰＵから基準値
をラッチへ書き込む要求が出ると、−へ〇Ｍｗ信号が出
て経路（９）を経てＮＡＲ信号によりラッチ（５）へ書
き込まれる。Ａ／Ｄ変換が開始されると、上記の基準値
がＤ／Ａ変換器でアナログ値へ変換され、この電位とＡ
阻ｒ入力の電位が比較判定される。ＡＮｉｎの方が高電
位の場合はＳＡＲ８（８ビツト目）に１が、低電位なら
■が格納される。
来５ｉｌ！施できなかった機能が実現できる。まずレベ
ル判定を行う為の基準電位を決める。ＣＰＵから基準値
をラッチへ書き込む要求が出ると、−へ〇Ｍｗ信号が出
て経路（９）を経てＮＡＲ信号によりラッチ（５）へ書
き込まれる。Ａ／Ｄ変換が開始されると、上記の基準値
がＤ／Ａ変換器でアナログ値へ変換され、この電位とＡ
阻ｒ入力の電位が比較判定される。ＡＮｉｎの方が高電
位の場合はＳＡＲ８（８ビツト目）に１が、低電位なら
■が格納される。
１回の比較が終了すると、Ａ／Ｄ変換終了信号発生回路
（４−ａ）の最終出力Ｘが１（１ｇｈになりＡ／Ｄ変換
終了信号発生回路（４−ｂ）に起動をかけ、終了信号が
出て比較は終了する。（通常Ａ／Ｄ変換モードではＸは
８ビット分の比較が全て終ってからＨｉｇｈになる。） 比較基準となるレベルは前回のＡ／Ｄ変換結果をそのま
ま採用することも可能である。
（４−ａ）の最終出力Ｘが１（１ｇｈになりＡ／Ｄ変換
終了信号発生回路（４−ｂ）に起動をかけ、終了信号が
出て比較は終了する。（通常Ａ／Ｄ変換モードではＸは
８ビット分の比較が全て終ってからＨｉｇｈになる。） 比較基準となるレベルは前回のＡ／Ｄ変換結果をそのま
ま採用することも可能である。
なお、上記実施例ではアナログ入力を１チヤネルだけの
場合を示したが、多チャンネルの場合にはＡＮｉｎ入力
のチャネル切り換え、格納レジスタとその制御信号の追
加により全く同等の機能をイ４多られる。他にも繰り返
し変換と全く同様の制御によシ繰り返しレベル判別が可
能である。
場合を示したが、多チャンネルの場合にはＡＮｉｎ入力
のチャネル切り換え、格納レジスタとその制御信号の追
加により全く同等の機能をイ４多られる。他にも繰り返
し変換と全く同様の制御によシ繰り返しレベル判別が可
能である。
［発明の効果ｊ
以上の様にこの発明によれば、Ａ／Ｄ変換のデジタル値
格納レジスタの構成を変更することによって新しい機能
であるアナログ入力レベル判別機能を得ることができ、
又新機能においては通常機能に比べて８倍程度のスピー
ドアッグが実現できこの新機能導入によりソフトウェア
プログラミングの容易化・マイコンの用途拡大がはかれ
る。
格納レジスタの構成を変更することによって新しい機能
であるアナログ入力レベル判別機能を得ることができ、
又新機能においては通常機能に比べて８倍程度のスピー
ドアッグが実現できこの新機能導入によりソフトウェア
プログラミングの容易化・マイコンの用途拡大がはかれ
る。
第１図はこの発（７）に係るＡ／Ｄ変換のデジタル値構
成及び格納レジスタの一実施例である回路図、第２図は
第１図の各信号の波形図、第３図は従来およびこの発明
共通のＤ／Ａ変換回路と比較回路の回路図、第４図は従
来のＡ／Ｄ変換のデジタル値構成及び格納レジスタの回
路図、第５図ばＡ／Ｄ変換の各信号の波形図である。 図において、０−ａ）〜（１−ｔ＜）および（２−ａ）
〜（２−閾）はＡ／Ｄ変換テ°ジタル生成回路、（３−
８）〜（３−に）はデジタル値格納レジメタ、（４−ａ
） （４−ｂ）はＡ／Ｄ変換終了信号発生回路、（５）
は格納レジスタ本体、（６）はラッチ部、（７）〜（９
）は経路を示す。
成及び格納レジスタの一実施例である回路図、第２図は
第１図の各信号の波形図、第３図は従来およびこの発明
共通のＤ／Ａ変換回路と比較回路の回路図、第４図は従
来のＡ／Ｄ変換のデジタル値構成及び格納レジスタの回
路図、第５図ばＡ／Ｄ変換の各信号の波形図である。 図において、０−ａ）〜（１−ｔ＜）および（２−ａ）
〜（２−閾）はＡ／Ｄ変換テ°ジタル生成回路、（３−
８）〜（３−に）はデジタル値格納レジメタ、（４−ａ
） （４−ｂ）はＡ／Ｄ変換終了信号発生回路、（５）
は格納レジスタ本体、（６）はラッチ部、（７）〜（９
）は経路を示す。
Claims (1)
- アナログ系の外部入力の電位レベル判定に対して比較基
準となる電位のデジタル値を、アナログデジタル変換器
内のデジタル値格納レジスタに書き込むことで、アナロ
グデジタル変換器自身により外部入力がその基準電位よ
り高レベルか低レベルかの判別を瞬時に行うことを特徴
とするマイクロコンピューター。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63302844A JPH02148187A (ja) | 1988-11-29 | 1988-11-29 | マイクロコンピューター |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63302844A JPH02148187A (ja) | 1988-11-29 | 1988-11-29 | マイクロコンピューター |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02148187A true JPH02148187A (ja) | 1990-06-07 |
Family
ID=17913778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63302844A Pending JPH02148187A (ja) | 1988-11-29 | 1988-11-29 | マイクロコンピューター |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02148187A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008171092A (ja) * | 2007-01-09 | 2008-07-24 | Denso Corp | マイコン電源電圧監視装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5332651A (en) * | 1976-09-07 | 1978-03-28 | Yokogawa Hokushin Electric Corp | Analog operation unit |
| JPS61125231A (ja) * | 1984-11-21 | 1986-06-12 | Canon Inc | Ａ／ｄ変換装置 |
-
1988
- 1988-11-29 JP JP63302844A patent/JPH02148187A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5332651A (en) * | 1976-09-07 | 1978-03-28 | Yokogawa Hokushin Electric Corp | Analog operation unit |
| JPS61125231A (ja) * | 1984-11-21 | 1986-06-12 | Canon Inc | Ａ／ｄ変換装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008171092A (ja) * | 2007-01-09 | 2008-07-24 | Denso Corp | マイコン電源電圧監視装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2689948B2 (ja) | 多値メモリセルを有する半導体記憶装置 | |
| JPS603657B2 (ja) | フアーストイン・フアーストアウト記憶装置 | |
| JPH10134585A (ja) | 多値不揮発性半導体メモリ | |
| JPH02148187A (ja) | マイクロコンピューター | |
| JPH11154395A (ja) | 半導体メモリ装置のデータ保護回路 | |
| JPH0514458B2 (ja) | ||
| JP3102754B2 (ja) | 情報利用回路 | |
| JPH079589B2 (ja) | 電子楽器 | |
| JPS63184133A (ja) | 比較回路 | |
| JPS61289730A (ja) | 並列型ａ／ｄ変換器 | |
| US6901470B1 (en) | Data input/output system | |
| JPH054037Y2 (ja) | ||
| JPS61217995A (ja) | 連想記憶装置 | |
| JPH06162219A (ja) | マイクロコンピュータの書込制御回路 | |
| JPH11296391A (ja) | 半導体記憶装置 | |
| JPH04349299A (ja) | Ｌｓｉ内蔵ｒａｍテスト回路 | |
| JPH0830434A (ja) | メモリアクセス制御装置 | |
| JPH07211060A (ja) | デュアルポートｒａｍの制御回路 | |
| JPS6325900A (ja) | メモリ内蔵集積回路 | |
| JPS6282820A (ja) | 比較回路 | |
| JPH0773212B2 (ja) | Ａ／ｄコンバ−タ | |
| JPH0313876A (ja) | モード設定回路 | |
| JPH0528746A (ja) | Ｆｉｆｏメモリ回路 | |
| JPH0414697A (ja) | 半導体記憶装置 | |
| JPH05173955A (ja) | 制御信号入力回路 |