JPH02144710A - 停電対策方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔４既要〕 商用電源の停電からデータ処理装置の誤動作を防止する
停電対策方式に関し、 商用電源の停電又は電圧変動に対してメモリの記憶内容
を保護し、処理装置の処理状態を保存することができる
停電対策方式を提供することを目的とし、 外部電源を入力して装置各部に直流電源を供給する電源
部と、該直流電源の電圧低下を検出して装置各部をリセ
ットする手段とを有する装置において、該外部電源の停
電を検出する手段と、該検出手段の検出に基づいて記憶
部及びデータ処理を行う処理装置にハソテリの電源を供
給する手段と、該供給手段が該バッテリの電源供給時に
は該リセット手段による該記憶部及び処理装置のリセッ
トを禁止する手段とを設け、該記憶部及び処理装置は外
部電源の停電時に動作を継続するように構成する。

〔産業上の利用分野〕

本発明は、商用電源の停電からデータ処理装置の誤動作
を防止する停電対策方式に関する。

近年、端末装置等の電子機器のメモリに半導体メモリ等
の揮発性メモリが益々、使用されるようになった。従っ
て、商用電源の変動または停電から半導体メモリ等の記
憶内容を保護すると共に、処理装置の処理状態を保存す
ることによって、データの紛失や誤った処理結果の出力
を防止することができる停電対策方式が望まれている。

〔従来の技術〕

従来の電子ａ器においては、半導体メモリと他の回路部
とに電源系統を分離し、後者には商用電源を整流安定化
した直流電源を供給し、前者には直流電源をバッテリで
バックアップした電源を供給することによって商用電源
の停電又は電源変動から、メモリの内容を保護する方式
が行われていた。

〔発明が解決しようとする課題］ 上記のように従来方法によると、メモリの電源はバッテ
リでバックアップしたので商用電源の停電に対してメモ
リの揮発性によるデータ破壊は防止することができたが
、処理装置の電源がバンクアンプされていなかったので
処理装置の現状状態を保存することができない、また、
入出力装置等によるインタフェースの擾乱によりメモリ
の内容や処理装置の現状状態が変更され、商用電源の復
日時に元の状態を復元することができず、業務の再開が
困難となったり、誤った結果を出力するという問題点が
あった。

本発明は、商用電源の停電又は電圧変動に対してメモリ
の記憶内容を保護し、処理装置の現状状態を保存するこ
とができる停電対策方式を提供することを目的とする。

〔課題を解決するための手段］ 第１図は本発明の原理ブロック図を示す。

図において、 １は外部電源を入力して装置各部に直流電源を供給する
電源部、 ２は直流電源の電圧低下を検出して装置各部をＪセット
する手段、 ３は外部電源の停電を検出する手段、 ７は検出手段３の検出に基づいて記憶部４及びデータ処
理を行う処理装置５にバッテリ６の電源を供給する手段
、 ８は供給手段７がバッテリ６の電源供給時にはノセット
手段２による記憶部４及び処理装置５のリセットを禁止
する手段である。

従って、記憶部４及び処理装置５は外部電源の停電時に
動作を継続するように構成されている。

［作用］ 本発明によれば、電源部１は外部電源を入力して装置各
部に直流電源を供給し、リセット手段２は電源部１の直
流電源の電圧低下を検出して装置各部をリセット手段、
供給手段７は検出手段３が外部電源の停電を検出したと
き記憶部４及び処理装置５にバッテリ６の電源を供給し
、禁止手段８は供給手段７がバッテリ６の電源供給時に
はリセット手段２による記憶部４及び処理装置５のリセ
ットを禁止するので、外部電源の停電時に他の回路部は
リセットし、記憶部４及び処理装置５はリセットするこ
とな（、かつ、バッテリバックアップされた電源を供給
することにより動作を継続することができる。

〔実施例〕

以下、本発明の実施例を第２図及び第３図を参照して説
明する。全図を通じて同一符号は同一対象物を示す。第
２図で第１図に対応するものは一点鎖線で囲んである。

第２図において、 電源部１ａは交流電源ＡＣを入力し整流安定化して直流
電源ＤＣを主制御部５ａ及びメモリ４ａと、ディスク装
置等の入出力装置（以下Ｉ１０という）９ｂ及びその制
御装置（以下１０Ｃという）９ａを含む他の回路部との
２系統に逆流防止用のダイオードＤ１及びＤ２を介して
供給する。主制御部５ａは、マイクロプロセンサを有し
、半導体メモリ等の揮発性メモリで構成されるメモリ４
ａに格納されたプログラムによって各部を制御して装置
の機能を遂行せしめる。業務続行中に、後述する検出部
３ａから＊　ＦＡ　Ｉ　Ｌ信号が入力されたときパンテ
リバックアップを指示する信号ＢＭＯＤＥを出力する。

リセット回路２ａは、直流電源ＤＣの電圧降下を検出し
てリセット信号＊Ｒ３ＴＯを出力し、所要の回路部を初
期状態にする。

検出部３ａは、交流電源ＡＣの停電又はＶＡ断によって
電圧が所定値以下に低下したことを検出して＊ＦＡＩＬ
信号を出力する。

バックアップ部７ａは、主制御部５ａからＢＭＯＤＥ信
号が入力されたときパンテリ６ａの直流電源をダイオー
ドＤ３を介して出力して主制御部５ａ及びメモリ４ａの
電源をバックアップする。

ＡＮＤ回路８ａは、ＢＭＯＤＥ信号と＊Ｒ３ＴＯとの論
理積＊Ｒ３Ｔ１を出力し、ＢＭＯＤＥ信号出力時には主
制御部５ａ及びメモリ４ａのリセットを禁止する。

第３図のタイミング図を参照して本発明の実施例の作用
を説明する。

■検出部３ａは交流型ａＡＣが所定電圧以下に低下した
とき＊ＦＡＩＬ信号を出力する。

■直流電源ＤＣは電源部１ａの□□□示省略する入力コ
ンデンサの放電によりＡＣより遅延して電圧低下し始め
、リセット回路２ａはＤＣが所定電圧以下に低下したと
きリセット信号＊ＲＳＴＯを出力して１１０９ｂ及び［
０Ｃ９ａ等をリセットする。

■主制御部５ａは＊ＦＡＩＬ信号を入力したとき業務処
理中であればＢＭＯＤＥ信号を出力する。

■ハシクアップ部７ａはＢＭＯＤＥ信号に基づいてバッ
テリ電源ＢＰＷＲを出力する。

■主制御部５ａ及びメモリ４ａはＢＰＷＲによりバック
アップされた正常な動作電源ＰＷＲＢＵＢを供給され、 ■ＡＮＤ回路８ａはＢ　Ｍ　ＯＤ巳信号により＊Ｒ５Ｔ
１を高レベルに保持して主制御部５ａ及びメモリ４ａの
リセットを禁止する。

従って、業務処理中に交流型ａＡＣの停電又は瞬断が発
生した場合、ｌ１０９ｂ及びｌ０Ｃ９ａを含む他の回路
部をリセットし、主制御部５ａ及びメモＪ４ａはリセッ
トを行うことなく電源をバンクアンプして正常な動作電
源を供給するように構成されている。

〔発明の効果］ 以上説明したように本発明によれば、交流電源の停電又
は瞬断時にｌ１０９ｂ及びｌ０Ｃ９ａを含む他の回路部
をリセットし、かつ、主制御部５ａ及びメモリ４ａはリ
セットは行わずに動作電源を継続して供給するので、主
側ｔｆｆ１１部５ａ及びメモリ４ａは現在の状態を保持
すると共に、他の回路が主制御部５ａを誤動作させたり
、メモリ４ａの内容を変更するのを防止して交流電源の
復旧時に処理を正常に再開することができるという効果
がある。

第２図は本発明の実施例を示すブロック図、第３図は本
発明の実施例のタイミング図である。

図において、 １．１ａは電源部、 ２はリセット手段、　　２ａはリセット回路、３は検出
手段、　　　　　３ａは検出部、４は記１，９部、　　
　　　４ａはメモリ、５は処理装置、　　　　５ａは主
制御部、６．６ａはバッテリ、 ７は供給手段、　　　　７ａはバックアンプ部、８は禁
止手段、　　　　８ａはＡＮＤ回路、９ｂは入出内装で
（Ｉｌｏ）、 ９ａは人出力制？ｆｆ１ｌ装置（ＩＯｃ）、Ｄｌ、Ｄ２
、ＤＣはダイオード を示す。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 本光日月の大雪し′り１１のタイミ〕グ′図第　　３　
図

Claims (1)

1. 【特許請求の範囲】 外部電源を入力して装置各部に直流電源を供給する電源
   部（１）と、 該直流電源の電圧低下を検出して装置各部をリセットす
   る手段（２）とを有する装置において、該外部電源の停
   電を検出する手段（３）と、該検出手段（３）の検出に
   基づいて記憶部（４）及びデータ処理を行う処理装置（
   ５）にバッテリ（６）の電源を供給する手段（７）と、 該供給手段（７）が該バッテリ（６）の電源供給時には
   該リセット手段（２）による該記憶部（４）及び処理装
   置（５）のリセットを禁止する手段（８）とを設け、該
   記憶部（４）及び処理装置（５）は外部電源の停電時に
   動作を継続することを特徴とする停電対策方式。