JPH02143542A - Icへのグレード別マーキング方法 - Google Patents
Icへのグレード別マーキング方法Info
- Publication number
- JPH02143542A JPH02143542A JP63298555A JP29855588A JPH02143542A JP H02143542 A JPH02143542 A JP H02143542A JP 63298555 A JP63298555 A JP 63298555A JP 29855588 A JP29855588 A JP 29855588A JP H02143542 A JPH02143542 A JP H02143542A
- Authority
- JP
- Japan
- Prior art keywords
- marking
- pads
- wafer
- grade
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000005259 measurement Methods 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 238000004904 shortening Methods 0.000 abstract description 3
- 230000000873 masking effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 25
- 230000002950 deficient Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 239000003550 marker Substances 0.000 description 3
- 230000032258 transport Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 235000008753 Papaver somniferum Nutrition 0.000 description 1
- 240000001090 Papaver somniferum Species 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010330 laser marking Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はICへのグレード別マーキング方法に関し、特
にテスタでの電気的測定結果に基づいてICをグレード
別に分類するためのマーキング方法に関する。
にテスタでの電気的測定結果に基づいてICをグレード
別に分類するためのマーキング方法に関する。
従来、ウェハ検査工程におけるICチップ(以下ICと
称す)へのマーキング方法は、テスタによる電気測定を
行った結果、不良と判定した時、プローバへ電気信号を
送り、それに従ってブローバは不良ICに対してマーキ
ングを行うようになっていた。(例えば特公昭61−5
6871号公報)又、ブローバに記憶装置を取り付け、
フロッピーディスクにICのアドレスデータ、テスI・
データを書き込み、マーキング工程でマーキング装置に
より、不良ICにマーキングすることも行われていた。
称す)へのマーキング方法は、テスタによる電気測定を
行った結果、不良と判定した時、プローバへ電気信号を
送り、それに従ってブローバは不良ICに対してマーキ
ングを行うようになっていた。(例えば特公昭61−5
6871号公報)又、ブローバに記憶装置を取り付け、
フロッピーディスクにICのアドレスデータ、テスI・
データを書き込み、マーキング工程でマーキング装置に
より、不良ICにマーキングすることも行われていた。
(例えば特開昭59−125636号公報〉〔発明が解
決しようとする課題〕 最近のICの値下りには著しいものがあり、更に、少量
多品種化が進み、製造メーカーにおいては、製造コスト
の削減、製造期間の短縮といった内容について、いろい
ろな検討、試みが行われている。その中の一つとして、
製造ラインを自動化することによって、人員の削減、製
造期間の短縮を行ない、製造コストを下げようとする試
みがなされている。
決しようとする課題〕 最近のICの値下りには著しいものがあり、更に、少量
多品種化が進み、製造メーカーにおいては、製造コスト
の削減、製造期間の短縮といった内容について、いろい
ろな検討、試みが行われている。その中の一つとして、
製造ラインを自動化することによって、人員の削減、製
造期間の短縮を行ない、製造コストを下げようとする試
みがなされている。
さて、従来のウェハ検査工程におけるICへのマーキン
グは、不良ICに対して行われ、組立て工程ではマーキ
ングされたICを飛ばしながら良品のみを組立てるよう
になっているので、製造ラインの自動化に関しては、各
工程内に不良ICが止どまってしまうという欠点がある
。
グは、不良ICに対して行われ、組立て工程ではマーキ
ングされたICを飛ばしながら良品のみを組立てるよう
になっているので、製造ラインの自動化に関しては、各
工程内に不良ICが止どまってしまうという欠点がある
。
又、現在主流製品であるDRAM、SRAM。
ゲートアレイといった製品は、全てそのICの動作速度
によりグレード分けされており、各ICのユーザーは、
このグレードを指定して必要数発注する。しかし、現状
の生産ラインは、ユーザーの必要でないグレードのもの
まで同時に生産しなければならないなめ、工程内の自動
化のみでは、製造期間の短縮を効果的にできない欠点が
ある。
によりグレード分けされており、各ICのユーザーは、
このグレードを指定して必要数発注する。しかし、現状
の生産ラインは、ユーザーの必要でないグレードのもの
まで同時に生産しなければならないなめ、工程内の自動
化のみでは、製造期間の短縮を効果的にできない欠点が
ある。
更に、需要の少いグレードのものも、最後まで完成させ
てしまうので、製造コストがかかり、且つ在庫コストが
かかるという欠点がある。
てしまうので、製造コストがかかり、且つ在庫コストが
かかるという欠点がある。
本発明は、ウェハ上に形成された複数のICのそれぞれ
にテスタによる電気的測定結果をグレード別に分類する
ためのマーキング用のパッドを複数個設け、予め前記各
グレードに対応した前記マーキングパッドの位置を記憶
させ、次いでテスタの測定結果による各ICのグレード
データをアドレスと共に記憶させ、ウェハ上の全ICの
測定終了後各IC毎に前記グレードデータに対応したパ
ッド位置にマーキングを行うICへのグレード別マーキ
ング方法である。
にテスタによる電気的測定結果をグレード別に分類する
ためのマーキング用のパッドを複数個設け、予め前記各
グレードに対応した前記マーキングパッドの位置を記憶
させ、次いでテスタの測定結果による各ICのグレード
データをアドレスと共に記憶させ、ウェハ上の全ICの
測定終了後各IC毎に前記グレードデータに対応したパ
ッド位置にマーキングを行うICへのグレード別マーキ
ング方法である。
次に本発明について図面を参照して説明する。
第1図は本発明の第1の実施例を説明するためのウェハ
の部分平面図である。ウェハ1に作り込まれたIC2a
の電極パッド3の並びの一部に、マーキングパッド部A
を設け、そこにマーキングパッドを必要分類数分だけ作
り込む。
の部分平面図である。ウェハ1に作り込まれたIC2a
の電極パッド3の並びの一部に、マーキングパッド部A
を設け、そこにマーキングパッドを必要分類数分だけ作
り込む。
第2図は第1図のマーキングパッド部Aの拡大図である
。マーキングパッド^1〜A8は、等間隔に配置する。
。マーキングパッド^1〜A8は、等間隔に配置する。
図中マーキングパッドにけしである番号1〜8は、Al
〜A8と対応している。実際に番号も一緒に作り込んで
もよい。
〜A8と対応している。実際に番号も一緒に作り込んで
もよい。
第3図は本実施例の目合せ手順を説明するためのウェハ
の平面図である。IC2a〜2eは、ICの目合せ順を
表わす。ウェハ検査工程の自動プローバは、まず、ロー
ダにセットされたウェハを搬送し、プリアライメントが
済んだ状慧でチャックに載せ、次にファインアライメン
トが行われる。
の平面図である。IC2a〜2eは、ICの目合せ順を
表わす。ウェハ検査工程の自動プローバは、まず、ロー
ダにセットされたウェハを搬送し、プリアライメントが
済んだ状慧でチャックに載せ、次にファインアライメン
トが行われる。
ファインアライメント後、第3図において、ウェハ1中
のセンタチップであるIC2aの位置で、第1図に示し
た電極パッド3とプローブカードとの針合せを行い、そ
のf&Ic2b〜2eまでを順次針ずれはないかを確認
し、再びIC2aに戻す。
のセンタチップであるIC2aの位置で、第1図に示し
た電極パッド3とプローブカードとの針合せを行い、そ
のf&Ic2b〜2eまでを順次針ずれはないかを確認
し、再びIC2aに戻す。
IC2aでの針ずれかないことを確認してから、第2図
のマーキングパッドAIに対して試しマーキングを行い
ながら、マーキング用・ンド入1のセンターにマーカー
を合わせることによって、マーカーとマーキングパッド
との位置が明確になる。又、マーキングパッドA1に対
するA2〜A8の位置は、その配列とピッチを事前に入
力しておけば、計算により位置が求まる。
のマーキングパッドAIに対して試しマーキングを行い
ながら、マーキング用・ンド入1のセンターにマーカー
を合わせることによって、マーカーとマーキングパッド
との位置が明確になる。又、マーキングパッドA1に対
するA2〜A8の位置は、その配列とピッチを事前に入
力しておけば、計算により位置が求まる。
更に、マへキングパッドA1へ八8と各グレードデータ
とを対応させておき、実際の測定結果のグレードデータ
とICのアドレスとマーキング位置とを共に10−バの
制御回路内のメモリーに記憶させておくことによって、
チャック上のウェハ1枚分の測定が終了した後、記憶さ
せたデータを基にマーキングパッド人1〜A8のマーキ
ングを行う。
とを対応させておき、実際の測定結果のグレードデータ
とICのアドレスとマーキング位置とを共に10−バの
制御回路内のメモリーに記憶させておくことによって、
チャック上のウェハ1枚分の測定が終了した後、記憶さ
せたデータを基にマーキングパッド人1〜A8のマーキ
ングを行う。
同様にして、セットしたウェハを全て測定し、マーキン
グを行う。この時のマーカーは、レーザマーキングが最
も適しているが、インクマーキング、スクラッチマーキ
ングでも行うことができる。
グを行う。この時のマーカーは、レーザマーキングが最
も適しているが、インクマーキング、スクラッチマーキ
ングでも行うことができる。
第4図は本発明の第2の実施例のシステム図である。測
定工程100において、プローバ4は、搬送部5aとア
ライメント部6aとブロービング部7とからなり、テス
タ8とは信号線9aで接続され、文字読取り装置10a
及びディスクドライブllaとが信号線9b、 9cで
それぞれ接続されている。
定工程100において、プローバ4は、搬送部5aとア
ライメント部6aとブロービング部7とからなり、テス
タ8とは信号線9aで接続され、文字読取り装置10a
及びディスクドライブllaとが信号線9b、 9cで
それぞれ接続されている。
マーキング工程101において、マーキング装置12は
、プローバ4と同様、搬送部5b、アライメント部6b
を備えており、マーキング部13を有し、文字読取り装
置10b及びディスクドライブllbとが信号線9d、
9eでそれぞれ接続されている。プローバ4とマーキ
ング装置12とは、ウェハの工程経路14で結ばれてい
る。
、プローバ4と同様、搬送部5b、アライメント部6b
を備えており、マーキング部13を有し、文字読取り装
置10b及びディスクドライブllbとが信号線9d、
9eでそれぞれ接続されている。プローバ4とマーキ
ング装置12とは、ウェハの工程経路14で結ばれてい
る。
この実施例では、測定工程100において、ウェハの一
部に記号を付したウェハをプローバ4の搬送部5aにセ
ットし、第1の実施例で説明した手順に従って目合せを
行う。その後、アライメント部6aと信号線9bで接続
された文字読取り装置10aとで、ウェハの一部に付し
た記号を読み取り、信号線9cで接続したディスクドラ
イブIlaで、フロッピーディスクにウェハ名、ロット
番号に続いて読み取ったウェハの記号を書き込む。
部に記号を付したウェハをプローバ4の搬送部5aにセ
ットし、第1の実施例で説明した手順に従って目合せを
行う。その後、アライメント部6aと信号線9bで接続
された文字読取り装置10aとで、ウェハの一部に付し
た記号を読み取り、信号線9cで接続したディスクドラ
イブIlaで、フロッピーディスクにウェハ名、ロット
番号に続いて読み取ったウェハの記号を書き込む。
次に測定を開始し、ICのアドレスとテスタ8による測
定結果のグレードデータとを、信号線9aを通してプロ
ーバ4が受は取り、同様にディスクドライブllaでフ
ロッピーディスクに書き込む。
定結果のグレードデータとを、信号線9aを通してプロ
ーバ4が受は取り、同様にディスクドライブllaでフ
ロッピーディスクに書き込む。
上記動作を繰り返し、測定工程100を終了したウェハ
は、ウェハの工程経路14に従ってマーキング工程+0
1へ送られる。
は、ウェハの工程経路14に従ってマーキング工程+0
1へ送られる。
マーキング工程では、マーキング装置12の搬送部5b
に測定の終了したウェハをセットし、データを書き込ん
だフロッピーディスクをディスクドライブllbにセッ
トする。次いで上述した手順でアライメントを行い、そ
の後、アライメント部6bと信号線9dで接続された文
字読取り装置10bとでウェハの記号を読み取り、フロ
ッピーディスクに書き込んだ記号の中から同じ記号を検
索し、その記号に対応したICアドレスデータを、ディ
スクドライブIlbから信号線9cを通して読み込む。
に測定の終了したウェハをセットし、データを書き込ん
だフロッピーディスクをディスクドライブllbにセッ
トする。次いで上述した手順でアライメントを行い、そ
の後、アライメント部6bと信号線9dで接続された文
字読取り装置10bとでウェハの記号を読み取り、フロ
ッピーディスクに書き込んだ記号の中から同じ記号を検
索し、その記号に対応したICアドレスデータを、ディ
スクドライブIlbから信号線9cを通して読み込む。
この実施例によれば、マーキング装置12のマーキング
部13で、ICアドレスデータに基づいて、ICのマー
キングパッドの位置をグレードデータに応じて変えなが
らマーキングを行うことができるため、測定工程100
での測定時間が短縮できるという利点がある。
部13で、ICアドレスデータに基づいて、ICのマー
キングパッドの位置をグレードデータに応じて変えなが
らマーキングを行うことができるため、測定工程100
での測定時間が短縮できるという利点がある。
以上説明したように本発明は、ICの一部にマーキング
パッドを作り込み、グレードデータに基づいて、マーキ
ングパッドに対するマーキング位置を変fヒさせること
により、ICの組立て工程までの自動化が低コストで可
能となる。
パッドを作り込み、グレードデータに基づいて、マーキ
ングパッドに対するマーキング位置を変fヒさせること
により、ICの組立て工程までの自動化が低コストで可
能となる。
又、受注に応じた生産ができるようになり、不用なもの
は組み立てなくてもよくなったことから、製造期間の短
縮を大幅に図ることができる効果がある。
は組み立てなくてもよくなったことから、製造期間の短
縮を大幅に図ることができる効果がある。
更に、受注のないものまで、完成品として組み立てなく
てもよくなったことにより、製造コストを下げ、且つ在
庫コストを下げることができる効果がある。
てもよくなったことにより、製造コストを下げ、且つ在
庫コストを下げることができる効果がある。
施例を示すシステム図である。
1・・・ウェハ、 2a〜2e・・・IC13・・・電
極ハツト、 4・・・プローバ、 5a、 5b・・・
搬送部、 6a。
極ハツト、 4・・・プローバ、 5a、 5b・・・
搬送部、 6a。
6b・・・アライメント部、 7・・・ブロービング部
、8・・・テスタ、 9a〜9e・・・信号線、 10
a、10b・・・文字読取り装置、 lla、llb・
・・ディスクドライブ、12・・・マーキング装置、
13・・・マーキング部、 14・・・ウェハの工程経
路、 100・・・測定工程、 lηl・・・マーキン
グ工程、 層〜A8・・・マーキングパッド。
、8・・・テスタ、 9a〜9e・・・信号線、 10
a、10b・・・文字読取り装置、 lla、llb・
・・ディスクドライブ、12・・・マーキング装置、
13・・・マーキング部、 14・・・ウェハの工程経
路、 100・・・測定工程、 lηl・・・マーキン
グ工程、 層〜A8・・・マーキングパッド。
第1図は本発明の第1の実施例を説明するためのウェハ
の部分平面図、第2図は第1図のA部拡大図、第3図は
第1の実施例の目合せ手順を説明するウェハの平面図、
第4図は本発明の第2の実兜 図 尤 ぢ 閃
の部分平面図、第2図は第1図のA部拡大図、第3図は
第1の実施例の目合せ手順を説明するウェハの平面図、
第4図は本発明の第2の実兜 図 尤 ぢ 閃
Claims (1)
- ウェハ上に形成された複数のICのそれぞれにテスタに
よる電気的測定結果をグレード別に分類するためのマー
キング用のパッドを複数個設け、予め前記各グレードに
対応した前記マーキングパッドの位置を記憶させ、次い
でテスタの測定結果による各ICのグレードデータをア
ドレスと共に記憶させ、ウェハ上の全ICの測定終了後
各IC毎に前記グレードデータに対応したパッド位置に
マーキングを行うことを特徴とするICへのグレード別
マーキング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63298555A JPH02143542A (ja) | 1988-11-25 | 1988-11-25 | Icへのグレード別マーキング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63298555A JPH02143542A (ja) | 1988-11-25 | 1988-11-25 | Icへのグレード別マーキング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02143542A true JPH02143542A (ja) | 1990-06-01 |
Family
ID=17861255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63298555A Pending JPH02143542A (ja) | 1988-11-25 | 1988-11-25 | Icへのグレード別マーキング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02143542A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2292637A (en) * | 1994-08-24 | 1996-02-28 | Nec Corp | Semiconductor wafer with dummy pads |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60167438A (ja) * | 1984-02-10 | 1985-08-30 | Nec Corp | 半導体素子の選別方法 |
JPS6139541A (ja) * | 1984-07-31 | 1986-02-25 | Nec Corp | 半導体装置の製造方法 |
JPS6184029A (ja) * | 1984-09-29 | 1986-04-28 | Nec Corp | 半導体検査装置 |
JPS6387735A (ja) * | 1986-09-30 | 1988-04-19 | Tokyo Electron Ltd | ウエハテスト工程における集中マ−キングシステム |
-
1988
- 1988-11-25 JP JP63298555A patent/JPH02143542A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60167438A (ja) * | 1984-02-10 | 1985-08-30 | Nec Corp | 半導体素子の選別方法 |
JPS6139541A (ja) * | 1984-07-31 | 1986-02-25 | Nec Corp | 半導体装置の製造方法 |
JPS6184029A (ja) * | 1984-09-29 | 1986-04-28 | Nec Corp | 半導体検査装置 |
JPS6387735A (ja) * | 1986-09-30 | 1988-04-19 | Tokyo Electron Ltd | ウエハテスト工程における集中マ−キングシステム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2292637A (en) * | 1994-08-24 | 1996-02-28 | Nec Corp | Semiconductor wafer with dummy pads |
US5616931A (en) * | 1994-08-24 | 1997-04-01 | Nec Corporation | Semiconductor device |
GB2292637B (en) * | 1994-08-24 | 1998-07-22 | Nec Corp | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6078845A (en) | Apparatus for carrying semiconductor devices | |
US7890819B2 (en) | Method and apparatus for storing failing part locations in a module | |
US6563331B1 (en) | Test and burn-in apparatus, in-line system using the test and burn-in apparatus, and test method using the in-line system | |
EP0578410B1 (en) | Programmable die identification circuits | |
US4985676A (en) | Method and apparatus of performing probing test for electrically and sequentially testing semiconductor device patterns | |
US5568408A (en) | Automatic repair data editing system associated with repairing system for semiconductor integrated circuit device | |
KR20020010585A (ko) | 반도체 장치의 제조 방법 및 그것을 사용하여 제조된반도체 장치 | |
EP1443339A1 (en) | Method and apparatus for performing simultaneous testing of integrated circuits | |
JPS6047745B2 (ja) | 半導体装置の試験方法 | |
WO1995034897A1 (en) | Memory test system | |
JPH02143542A (ja) | Icへのグレード別マーキング方法 | |
CN111077428A (zh) | 晶圆的测试方法 | |
JPS6247142A (ja) | 半導体装置のマ−キング法 | |
JPS6139541A (ja) | 半導体装置の製造方法 | |
JPH01212429A (ja) | 半導体素子 | |
JPH01286320A (ja) | 半導体チップ配列方法 | |
JPS624334A (ja) | ウェハプローバ | |
JPH01194331A (ja) | マーキングによるダイボンディング方法 | |
JP2549085B2 (ja) | 半導体試験装置 | |
JP2583781B2 (ja) | プローブカード及びプローブ装置 | |
CN114152858A (zh) | 切割道器件的电性测试装置及测试方法 | |
JP2002299561A (ja) | 半導体集積回路装置およびその製造方法 | |
JPS63244637A (ja) | プロ−ブ装置 | |
JPS6123334A (ja) | 半導体ウエハの試験装置 | |
JP2932404B2 (ja) | 半導体試験方法 |