JPH02142241A - 広帯域ディジタル交換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、広帯域Ｉ　Ｓ　Ｄ　Ｎ　（Ｉｎｔｅｇｒａｔ
ｅｄＳｅｒｖｉｃｅｓ　Ｄｌｇｌｔａｌ　Ｎｅｔｗｏｒ
ｋ）等に適用される広帯域ディジタル交換装置に関する
ものである。

〔従来の技術〕

この種の広帯域ディジタル交換装置としては、「日経エ
レクトロニクスＪ　１９８８．１．１１（ｌｌｋＬ４３
８）のＰ、１２８〜Ｐ、１３７に記載された交換装置が
知られている。この広帯域ディジタル交換装置では出力
チャネルにおける衝突に対処するため、バッファメモリ
を設けることが行われている。

〔発明が解決しようとする課題〕

しかしながら上記従来技術では、到来する情報（セル）
を全てバッファメモリ１００に格納していたため（第６
図参照）、バッファメモリ１００としては容量の大きな
ものを用い、装置が大型化する問題点があった。特に、
シリアルな情報を扱うのに便利なシフトレジスタをバッ
ファメモリとして用いると、大型化の度合は更に大きく
なってしまう。

そこで本発明は、バッファメモリの容量を小さくしても
情報が実質的に失われる度合が少なく、装置の小型化を
図ることのできる広帯域ディジタル交換装置を提供する
ことを目的とする。

〔課題を解決するための手段〕

本発明に係る広帯域ディジタル交換装置は、複数の入力
チャネル及び出力チャネルと、これら入力チャネルと出
力チャネルとの間を適宜切換接続する複数段のスイッチ
素子とを有し、入力チャネルに到来する宛先データ及び
有用無用を示す識別データが付加された情報を、この情
報に付加されている宛先データに基づき複数段のスイッ
チ素子の切換えを行って対応する出力チャネルへ送出す
る広帯域ディジタル交換装置であって、入力チャネル毎
の前段に設けられるバッファメモリと、入力チャネルに
到来する情報中の識別データを参照して当該情報が有用
情報であることを検出した場合のみに当該情報をバッフ
ァメモリへ格納する格納制御手段とが備えられているこ
とを特徴とする。

〔作用〕

本発明に係る広帯域ディジタル交換装置は、以上の通り
に構成されるので、入力チャネルに情報が到来した場合
、その情報中の識別データにより当該情報の有用無用を
判別し、有用情報である場合のみバッファメモリに格納
され、無用情報は廃棄されるので、バッファメモリの容
量が小さくても有用情報の廃棄される度合を低下させる
ことができる。

〔実施例〕

以下、添付図面の第１図ないし第５図を参照して本発明
の一実施例を説明する。なお、図面の説明において同一
要素には同一の符号を付し、重複する説明を省略する。

第１図は本発明の一実施例に係る広帯域ディジタル交換
装置の要部であり、バッファメモリ１であるＲＡＭと、
付属回路である格納制御部２とが示されている。この図
の構成は、複数の入力チャネル及び出力チャネルと、こ
れら入力チャネルと出力チャネルとの間を適宜切換接続
する複数段のスイッチ素子とを有し、入力チャネルに到
来する情報を、この情報に付加されている宛先データに
基づき前記複数段のスイッチ素子の切換えを行って対応
する出力チャネルへ送出する広帯域ディジタル交換装置
の入力チャネル毎に設けられる。すなわち、伝送路等を
介して到来した情報ｐ１ｎはシフトレジスタ３及びコン
トロール部２１へ与えられる。

この情報は第２図に示されるようなデータフォーマット
を有する。この実施例において、情報の長さは固定長で
あり、情報はセルと称される上記固定長単位で伝送され
る。セルの先頭部分はヘッダとなっており、例えば２バ
イトの長さを有する。

ヘッダの先頭の１ビツトは、情報の有用無用を示す識別
データとなっており、例えば「１」で有用、「０」で無
用を示す。ここに、有用無用とは一例として音声による
通話を考えた場合、話しているときに得られる情報を有
用とし、話していないときに得られる情報を無用（ヌル
データと称される）とする。識別データの次には宛先デ
ータ（理論チャネルアドレス）が挿入される。ヘッダの
うち残りは予備用として誤り検出等に用いられる。この
ようなデータフォーマットを作成し、必要なデータを挿
入する機能は、端末と伝走路との間に設けられるアダプ
タから送出される加入者の宛先等を含んだデータに基づ
き、広帯域ディジタル交換装置のより上位のレイヤによ
って実現される。

シフトレジスタ３に到来した情報の各ビットは、伝送路
の情報からクロック抽出回路（図示せず）で抽出したク
ロックＤ　　に同期して入力されシＬＫ はＤ　　を３２分周したク フトされる”　ＣＬＫ３２　　　ＣＬＫロックであり、
Ｄ　　とともにタイミング信号発ＬＫ 主回路４へ与えられている。シフトレジスタ３の出力は
３２ビツト毎にデータラッチ５ヘラツチされ、トライス
テートゲート６からバッファメモリ１へ送出される。バ
ッファメモリ１は１６ビツトのＲＡＭの２連で構成され
ている。バッファメモリ１にはアドレスセレクタ２２で
選択された読み出しカウンタ２３または書き込みカウン
タ２４の出力であるアドレスデータが与えられる。コン
トロール部２１はタイミング信号発生回路４から、デー
タラッチ５に３２ビツトのデータが揃って書き込み可能
となるタイミング等を示すタイミング信号を得るととも
に、図示しないスイッチ素子網から衝突検知信号を得て
、トライステート６．７読み出しカウンタ２３および書
き込みカウンタ２４の制御を実行する。なお、読み出し
カウンタ２３、書き込みカウンタ２４からはアドレスデ
ータ以外に、リードライト信号やチップセレクト信号等
の必要な制御信号も出力されるものとする。

コントロール部２１は到来した情報Ｄ１ｎのヘッダの先
頭にある識別データを参照して当該情報が有用か無用か
を検出し、有用である場合にバッファメモリ１への書き
込みを行い、無用である場合には書き込みを行わない。

これにより、バッファメモリ１内には第３図に示すよう
に有用セルのみが格納されてゆく。第１図では３２ビツ
トづつ書き込みが行われるが、第３図では固定長のセル
毎（Ｎｏで示す）に格納されている様子を示している。

一方、コントロール部２１はスイッチ素子網から衝突検
知信号が与えられない場合にはバッファメモリ１の情報
（セル）を最終まで送出し、逆に衝突検知信号を受取っ
た場合には次のセルの送出タイミングで再びバッファメ
モリ１内の同情報を送出する。バッファメモリ１への書
き込み時にはトライステート６が開かれてトライステー
ト７が閉じられ、アドレスセレクタ２２により書き込み
カウンタ２４の出力が選択される。一方、バッファメモ
リ１からの読み出し時にはトライステート６が閉じられ
てトライステート７が開かれ、アドレスセレクタ２２に
より読み出しカウンタ２３の出力が選択されるようにコ
ントロール部２１による制御が行われる。読み出された
情報は３２ビツトづつシフトレジスタ８に与えられ、Ｄ
　　のＬＫ クロック毎に１ビツトづつスイッチ素子網へ送出されて
ゆく。

このようなバッファメモリ１への情報格納制御を行った
場合と、かかる制御を行わなかった場合とのセル廃棄率
の特性をそれぞれ第４図、第５図に示す。バッファ数が
１０．４０のとき改善が著しくみられ、従来と同じバッ
ファ数でもセルの廃棄率を低下させることがわかった。

なお、上記の特性は１６Ｘ１６のスイッチ素子網を用い
、セル長１００バイト、回線速度を１５５．５２Ｍｂ／
Ｓとしてシュミレーションで得られたもので、バッファ
数はセル長句のバッファメモリを１としたものである。

また、横軸の空セル連続数は無用情報が入力チャネルに
連続して到来する数を示している。

上記の実施例における衝突検知信号の発生については、
本発明と直接に関係してないのであるが、２つ情報（２
セル）を同時に受取ったスイッチ素子が、そのヘッダ部
の宛先データを比較して一致したときに発生することに
より実現されるものである。

本発明については種々の変形が可能である。例えば、ヘ
ッダは２バイト長に限らず、有用無用を示す識別データ
は「１」で無用、「０」で有用を示すようになっていて
もよい。

〔発明の効果〕

以上、詳細に説明した通り本発明では、有用無用を示す
識別データを用いて、有用情報のみをバッファメモリへ
格納するようにしたので、バッファメモリの容量が小さ
くても情報の廃棄率を低下させることが可能であり、装
置の小型化を図りながら廃棄率を低下させる効果がある
。特に、バッファメモリとしてシフトレジスタを用いる
よりも、ＲＡＭを用いた場合に小型化の効果は大きい。

【図面の簡単な説明】

第１図は、本発明の一実施例に係る広帯域ディジタル交
換装置の要部構成を示す図、第２図は、本発明の一実施
例で用いられる情報のデータフォーマットを示す図、第
３図は、本発明の一実施例によるバッファメモリの情報
格納状態を示す図、第４図は、本発明の一実施例による
セル（情報）廃棄特性を示す図、第５図は、従来例によ
るセル（情報）廃棄特性を示す図、第６図は、従来例に
よるバッファメモリの情報格納状態を示す図である。 １・・・バッファメモリ、２・・・格納制御手段、３゜
８・・・シフトレジスタ、４・・・タイミング信号発生
回路、５・・・データラッチ、６．７・・・トライステ
ート、２１・・・コントロール部、２２・・・アドレス
セレクタ、２３・・・読み出しカウンタ、２４・・・書
き込みカウンタ。 特許出願人　　住友電気工業株式会社 代理人弁理士　　　長谷用　　芳　　樹第 図 第 図 Ｍ８．（四し）のテ―タフ７−マット 第　　２　　図 実麦例にＪる廃棄物ｌａ 第４図

Claims (1)

1. 【特許請求の範囲】 複数の入力チャネル及び出力チャネルと、これら入力チ
   ャネルと出力チャネルとの間を適宜切換接続する複数段
   のスイッチ素子とを有し、入力チャネルに到来する宛先
   データ及び有用無用を示す識別データが付加された情報
   を、この情報に付加されている宛先データに基づき前記
   複数段のスイッチ素子の切換えを行って対応する出力チ
   ャネルへ送出する広帯域ディジタル交換装置であって、
   前記入力チャネル毎の前段に設けられるバッファメモリ
   と、 前記入力チャネルに到来する情報中の識別データを参照
   して当該情報が有用情報であることを検出した場合のみ
   に当該情報を前記バッファメモリへ格納する格納制御手
   段とが備えられていることを特徴とする広帯域ディジタ
   ル交換装置。