JPH02134870A - Ｍｉｓ形電界効果トランジスタ - Google Patents
Ｍｉｓ形電界効果トランジスタInfo
- Publication number
- JPH02134870A JPH02134870A JP28758388A JP28758388A JPH02134870A JP H02134870 A JPH02134870 A JP H02134870A JP 28758388 A JP28758388 A JP 28758388A JP 28758388 A JP28758388 A JP 28758388A JP H02134870 A JPH02134870 A JP H02134870A
- Authority
- JP
- Japan
- Prior art keywords
- impurity concentration
- diffusion layer
- semiconductor substrate
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 76
- 238000009792 diffusion process Methods 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 238000009826 distribution Methods 0.000 claims description 13
- 239000000969 carrier Substances 0.000 abstract description 15
- 230000006866 deterioration Effects 0.000 abstract description 8
- 230000005684 electric field Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000005641 tunneling Effects 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- KRTSDMXIXPKRQR-AATRIKPKSA-N monocrotophos Chemical compound CNC(=O)\C=C(/C)OP(=O)(OC)OC KRTSDMXIXPKRQR-AATRIKPKSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はホットキャリアによるデバイス劣化を抑制でき
るＭＩＳ形電界効果トランジスタに係ゎシ、特にドレイ
ン構造（あるいはソース構造）に関するものである。
るＭＩＳ形電界効果トランジスタに係ゎシ、特にドレイ
ン構造（あるいはソース構造）に関するものである。
第９図は従来より用いられている通常構造のＮチャネル
ＭＩＳ形電界効果トランジスタ（以下ＭＩＳＦＥＴと称
する）の構造を示す要部断面図である。
ＭＩＳ形電界効果トランジスタ（以下ＭＩＳＦＥＴと称
する）の構造を示す要部断面図である。
同図において、１は半導体基板、２はゲート絶縁膜、３
はゲート電極、４はソース・ドレイン拡散層である。
はゲート電極、４はソース・ドレイン拡散層である。
最近のＬＳＩ高集積化に伴い、ＭＩ Ｓ ＦＥＴの微細
化が進み、ドレイン拡散層付近の電界強度が増大してい
る。チャネル電子はこの高電界領域を流れるため、いわ
ゆるホットキャリアとなシゲート絶縁膜中に注入される
と、しきい値電圧やトランスコンダクタンスｇｍ等の特
性が劣化し、ＬＳＩの信頼性上大きな問題になっている
。このようなホットキャリアによる素子劣化を抑制する
構造として第１０図に示すようなＬＤＤ（Ｌｉｇｈｔｌ
ｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造ＭＩＳＦＥＴが提案
された。同図において、５は半導体基板、６はゲート絶
縁膜、７はゲート電極、８はサイドウオール絶縁膜、９
は低不純物濃度拡散層、１０は高濃度不純物拡散層であ
る。
化が進み、ドレイン拡散層付近の電界強度が増大してい
る。チャネル電子はこの高電界領域を流れるため、いわ
ゆるホットキャリアとなシゲート絶縁膜中に注入される
と、しきい値電圧やトランスコンダクタンスｇｍ等の特
性が劣化し、ＬＳＩの信頼性上大きな問題になっている
。このようなホットキャリアによる素子劣化を抑制する
構造として第１０図に示すようなＬＤＤ（Ｌｉｇｈｔｌ
ｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造ＭＩＳＦＥＴが提案
された。同図において、５は半導体基板、６はゲート絶
縁膜、７はゲート電極、８はサイドウオール絶縁膜、９
は低不純物濃度拡散層、１０は高濃度不純物拡散層であ
る。
この構造では、ドレイン拡散層において、チャネル付近
では、比較的低不純物濃度拡散層（Ｎ−層）９を設け、
ドレイ／電界強度を緩和している。
では、比較的低不純物濃度拡散層（Ｎ−層）９を設け、
ドレイ／電界強度を緩和している。
しかしながら、ＬＤＤ構造においても素子寸法が微細に
なると、電界強度が増加し、ホットキャリアが生成され
、Ｎ−層９上の絶縁膜中にホットキャリアが注入される
。この結果、文献「アイΦイー・イー拳イー エレクト
ロンテバイス レターズＪ （ＩＥＥＥＥＬＥＣＴＲＯ
Ｎ ＤＥＶＩＣＥ ＬＥＴＴＥＲ８゜７６１、 ＥＤＬ
−５、ｎｏ、 ３ 、 ｐｐ、 ７１−７４ 、１９８
４）に示されたように絶縁膜中の負電荷効果によｆｉＮ
−層９の表面が空乏化され、Ｎ−層９の抵抗が増加する
ため、ｇｍの劣化が生じる。以上のように従来の微細Ｍ
ＩＳＦＥＴではホットキャリアによる素子劣化が大きな
問題になっている。
なると、電界強度が増加し、ホットキャリアが生成され
、Ｎ−層９上の絶縁膜中にホットキャリアが注入される
。この結果、文献「アイΦイー・イー拳イー エレクト
ロンテバイス レターズＪ （ＩＥＥＥＥＬＥＣＴＲＯ
Ｎ ＤＥＶＩＣＥ ＬＥＴＴＥＲ８゜７６１、 ＥＤＬ
−５、ｎｏ、 ３ 、 ｐｐ、 ７１−７４ 、１９８
４）に示されたように絶縁膜中の負電荷効果によｆｉＮ
−層９の表面が空乏化され、Ｎ−層９の抵抗が増加する
ため、ｇｍの劣化が生じる。以上のように従来の微細Ｍ
ＩＳＦＥＴではホットキャリアによる素子劣化が大きな
問題になっている。
なお、これらの従来におけるソース・ドレイン拡散層は
、イオン注入技術によって形成され、拡散層と配線電極
とのオーミック接触を得るために拡散層の不純物濃度分
布は、通常、基板表面において最大濃度になるように形
成される。
、イオン注入技術によって形成され、拡散層と配線電極
とのオーミック接触を得るために拡散層の不純物濃度分
布は、通常、基板表面において最大濃度になるように形
成される。
本発明によるＭＩＳ形電界効果トランジスタは、前述し
た従来の問題を改善するためになされたものであシ、ソ
ースおよびドレイン拡散層の少なくとも一方の拡散層に
おいて、半導体基板と反対の伝導型で比較的低不純物濃
度の拡散層と高不純物濃度の拡散層とを有し、かつこの
低不純物濃度の拡散層は上記高不純物濃度の拡散層に接
していてしかもこの低不純物濃度拡散層の半導体基板表
面付近での形状はドレインからソース方向に向かうにつ
れて次第に半導体基板表面からの距離が増加するように
形成されているかもしくはこの低不純物濃度拡散層内の
不純物濃度分布においてより高不純物濃度の領域が半導
体基板表面より深い半導体基板内部に存在し、かつこの
高不純物濃度領域から半導体基板表面側の方向に向かう
につれてより低不純物濃度になっている。
た従来の問題を改善するためになされたものであシ、ソ
ースおよびドレイン拡散層の少なくとも一方の拡散層に
おいて、半導体基板と反対の伝導型で比較的低不純物濃
度の拡散層と高不純物濃度の拡散層とを有し、かつこの
低不純物濃度の拡散層は上記高不純物濃度の拡散層に接
していてしかもこの低不純物濃度拡散層の半導体基板表
面付近での形状はドレインからソース方向に向かうにつ
れて次第に半導体基板表面からの距離が増加するように
形成されているかもしくはこの低不純物濃度拡散層内の
不純物濃度分布においてより高不純物濃度の領域が半導
体基板表面より深い半導体基板内部に存在し、かつこの
高不純物濃度領域から半導体基板表面側の方向に向かう
につれてより低不純物濃度になっている。
本発明においては、チャネルキャリアはドレイン付近で
はより半導体基板内部を流れることになる。
はより半導体基板内部を流れることになる。
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明によるＭＩＳ形電界効果トランジスタの
第１の実施例を示す要部断面図である。同図において、
ｐ形半導体基板１１の上にゲート酸化膜１２が形成され
、多結晶Ｓ」のゲート電極１３が形成されている。ドレ
イン拡散層は、Ｎ形の伝導型を有し、比較的低不純物濃
度の拡散層１４と高不純物濃度の拡散層１５とからなり
、この低不純物濃度拡散層１４は高不純物濃度拡散層１
５に接していてよりチャネル領域側に位置し、しかもこ
の低不純物濃度拡散層１４の半導体基板表面付近での形
状はドレインからソース方向に向かうにつれて次第に半
導体基板表面からの距離が増加するように形成されてい
る。
第１の実施例を示す要部断面図である。同図において、
ｐ形半導体基板１１の上にゲート酸化膜１２が形成され
、多結晶Ｓ」のゲート電極１３が形成されている。ドレ
イン拡散層は、Ｎ形の伝導型を有し、比較的低不純物濃
度の拡散層１４と高不純物濃度の拡散層１５とからなり
、この低不純物濃度拡散層１４は高不純物濃度拡散層１
５に接していてよりチャネル領域側に位置し、しかもこ
の低不純物濃度拡散層１４の半導体基板表面付近での形
状はドレインからソース方向に向かうにつれて次第に半
導体基板表面からの距離が増加するように形成されてい
る。
このようなドレイン構造にすることによる効果を第２図
を用いて説明する。同図において、同図（、）は飽和動
作領域での従来構造である第９図のドレイン端Ａ−Ａ’
線における半導体基板１の表面から基板内部に沿ったポ
テンシャル分布を示し、同図（ｂ）は同様に本実施例に
よる第１図のＢ−Ｂ’線に沿ったポテンシャル分布を示
している。同図（、）に示すようにホットキャリアによ
る素子劣化は飽和動作領域において最も顕著に生じるが
、本実施例のドレイン構造では同図（ｂ）に示すように
従来構造に比べてポテンシャルの谷がよυ基板内部に形
成されるため、チャネル電子がドレイン付近ではより基
板内部を流れることになる。この結果、たとえホットキ
ャリアが生成されてもホットキャリアが基板表面に到達
するまでに散乱によってエネルギを失い、ゲート酸化膜
と基板表面界面とに存在するポテンシャル障壁を越える
ことができず、ゲート酸化膜中へのホットキャリアの注
入が生じない。文献［アイ・イー・イー嗜イー トラン
ザクション オン エレクトロン デバイスＪ （ｒＥ
ＥＥＴｒａｎｓ、 ｏｎ ＥＬＥＣＴＲＯＮ ＤＥＶＩ
ＣＥＳ、ｖｏｌ、 ＦＤ−３Ｌｎｏ、 ９．ｐｐ、 １
１１６ １１２５．１９８４）によれば、ホット電子の
シリコン中での平均自由工程は９．２ｎｍであυ、高電
界領域でのチャネル深さをこの平均自由工程の２倍であ
る約２０ｎｍ以上深くすることによってホットキャリア
による素子劣化を激減することが可能である。なお、第
１０図のＬＤＤ構造では、第９図の通常構造に比べてド
レイン付近の電界は緩和されているが、最大電界は低不
純物濃度拡散層９の内部に存在し、チャネル深さは通常
構造と同等である。このため、通常構造よりはホットキ
ャリア耐性が大きいが、前述したように素子特性の劣化
は避けられない。
を用いて説明する。同図において、同図（、）は飽和動
作領域での従来構造である第９図のドレイン端Ａ−Ａ’
線における半導体基板１の表面から基板内部に沿ったポ
テンシャル分布を示し、同図（ｂ）は同様に本実施例に
よる第１図のＢ−Ｂ’線に沿ったポテンシャル分布を示
している。同図（、）に示すようにホットキャリアによ
る素子劣化は飽和動作領域において最も顕著に生じるが
、本実施例のドレイン構造では同図（ｂ）に示すように
従来構造に比べてポテンシャルの谷がよυ基板内部に形
成されるため、チャネル電子がドレイン付近ではより基
板内部を流れることになる。この結果、たとえホットキ
ャリアが生成されてもホットキャリアが基板表面に到達
するまでに散乱によってエネルギを失い、ゲート酸化膜
と基板表面界面とに存在するポテンシャル障壁を越える
ことができず、ゲート酸化膜中へのホットキャリアの注
入が生じない。文献［アイ・イー・イー嗜イー トラン
ザクション オン エレクトロン デバイスＪ （ｒＥ
ＥＥＴｒａｎｓ、 ｏｎ ＥＬＥＣＴＲＯＮ ＤＥＶＩ
ＣＥＳ、ｖｏｌ、 ＦＤ−３Ｌｎｏ、 ９．ｐｐ、 １
１１６ １１２５．１９８４）によれば、ホット電子の
シリコン中での平均自由工程は９．２ｎｍであυ、高電
界領域でのチャネル深さをこの平均自由工程の２倍であ
る約２０ｎｍ以上深くすることによってホットキャリア
による素子劣化を激減することが可能である。なお、第
１０図のＬＤＤ構造では、第９図の通常構造に比べてド
レイン付近の電界は緩和されているが、最大電界は低不
純物濃度拡散層９の内部に存在し、チャネル深さは通常
構造と同等である。このため、通常構造よりはホットキ
ャリア耐性が大きいが、前述したように素子特性の劣化
は避けられない。
第３図は本発明によるＭＩＳ形電界効果トランジスタの
第２の実施例を示す要部断面図であり、同図の各領域を
示す数字で「′」の付いたものは第１図の対応する数字
と同一の領域を意味している。
第２の実施例を示す要部断面図であり、同図の各領域を
示す数字で「′」の付いたものは第１図の対応する数字
と同一の領域を意味している。
同図において、１６は半導体基板１１′よυ高濃度のＰ
形半導体領域である。この実施例ではドレイン（ソース
）拡散層１４′の横に高濃度Ｐ形半導体領域１６を設け
ることによってドレイン電圧がソース端に及ばず電界効
果を減少させ、ソース−ドレイン間のパ／チスルー耐圧
を向上させたものである。
形半導体領域である。この実施例ではドレイン（ソース
）拡散層１４′の横に高濃度Ｐ形半導体領域１６を設け
ることによってドレイン電圧がソース端に及ばず電界効
果を減少させ、ソース−ドレイン間のパ／チスルー耐圧
を向上させたものである。
第４図は本発明によるＭＩＳ形電界効果トランジスタの
第３の実施例を示す要部断面図である。同図において、
１７はＰ形半尋体基板、１８および１９はゲート酸化膜
、２０は多結晶Ｓｉのゲート電極、２１および２２はＮ
形のドレイン拡散層で２１は低不純物濃度拡散層、２２
は高不純物濃度拡散層であシ、低不純物濃度拡散層２１
の形状はドレインからソース方向に向かうにしたがって
半導′体基板表面からの距離が次第に増大するように形
成されている。第１図に示した本発明の第４の実施例と
第４図に示した第３の実施例との違いは、第４図に示し
たゲート酸化膜１８の厚さがゲート電極２０の中央部下
に比べてゲート電極２０の周囲下および周辺において厚
くなっていることである。通常のＭＩＳＦＥＴ製造工程
では、多結晶Ｓｔゲート電極２０を形成した後、この多
結晶Ｓｌの酸化工程あるいはソース・ドレイン拡散層上
のゲート酸化膜１８の再酸化工程が行われる。したがっ
て第４図のゲート酸化膜厚構成はｖＫ１図より現実に近
いものである。第３の実施例におけるホットキャリア耐
性については、第１の実施例と同一であるので説明を省
略する。第３の実施例では、バンド間トンネリングによ
るリーク電流が抑制できることを述べる。最近の文献「
アイ・イー・イー・イー エレクトロン デバイス レ
ターズ」（ＩＥＥＥ ＥＬＥＣＴＲＯＮ Ｄ′ＦＪＶＩ
ＣＥ ＬＥＴＴＥＲ８，ｖｏｌ、ＥＤＬ−８、ｎｏ、
１１ 、ｐｐ、 ５１５−５ｆ７ 、１９８７． ）
でゲート絶縁膜が薄層化され、ゲートとドレインとの
間の電界が増加すると、ゲー）！極下のドレイン拡散層
表面にディープデプレッション層が形成され、価電子帯
の電子が伝導帯にトンネリングすることによりミ子拳正
孔対が形成され、ドレインと基板との間にリーク電流が
生じることが明らかにされた。この新たなリーク電流は
、ホット電子による信頼性間趙と共に今後の微細ＭＩＳ
ＦＥＴの構造や製造方法に対して大きな制限要因となっ
ている。バンド間トンネリングが生じ得る領域は第４図
にａで示した高不純物濃度拡散層の表面である。しかし
、この実施例では領域ａをゲート電極２０の極周辺下に
設けている。このため、領域ａの上のゲート酸化膜厚は
ゲート電極２０の中央部分下のゲート酸化膜厚より厚く
なっている。この結果、ゲ−ト電極２０と高不純物濃度
拡散層２２との間の電圧によって領域ａに生じる電界強
度は緩和され、バンド間トンネリングによるリーク電流
が緩和される。
第３の実施例を示す要部断面図である。同図において、
１７はＰ形半尋体基板、１８および１９はゲート酸化膜
、２０は多結晶Ｓｉのゲート電極、２１および２２はＮ
形のドレイン拡散層で２１は低不純物濃度拡散層、２２
は高不純物濃度拡散層であシ、低不純物濃度拡散層２１
の形状はドレインからソース方向に向かうにしたがって
半導′体基板表面からの距離が次第に増大するように形
成されている。第１図に示した本発明の第４の実施例と
第４図に示した第３の実施例との違いは、第４図に示し
たゲート酸化膜１８の厚さがゲート電極２０の中央部下
に比べてゲート電極２０の周囲下および周辺において厚
くなっていることである。通常のＭＩＳＦＥＴ製造工程
では、多結晶Ｓｔゲート電極２０を形成した後、この多
結晶Ｓｌの酸化工程あるいはソース・ドレイン拡散層上
のゲート酸化膜１８の再酸化工程が行われる。したがっ
て第４図のゲート酸化膜厚構成はｖＫ１図より現実に近
いものである。第３の実施例におけるホットキャリア耐
性については、第１の実施例と同一であるので説明を省
略する。第３の実施例では、バンド間トンネリングによ
るリーク電流が抑制できることを述べる。最近の文献「
アイ・イー・イー・イー エレクトロン デバイス レ
ターズ」（ＩＥＥＥ ＥＬＥＣＴＲＯＮ Ｄ′ＦＪＶＩ
ＣＥ ＬＥＴＴＥＲ８，ｖｏｌ、ＥＤＬ−８、ｎｏ、
１１ 、ｐｐ、 ５１５−５ｆ７ 、１９８７． ）
でゲート絶縁膜が薄層化され、ゲートとドレインとの
間の電界が増加すると、ゲー）！極下のドレイン拡散層
表面にディープデプレッション層が形成され、価電子帯
の電子が伝導帯にトンネリングすることによりミ子拳正
孔対が形成され、ドレインと基板との間にリーク電流が
生じることが明らかにされた。この新たなリーク電流は
、ホット電子による信頼性間趙と共に今後の微細ＭＩＳ
ＦＥＴの構造や製造方法に対して大きな制限要因となっ
ている。バンド間トンネリングが生じ得る領域は第４図
にａで示した高不純物濃度拡散層の表面である。しかし
、この実施例では領域ａをゲート電極２０の極周辺下に
設けている。このため、領域ａの上のゲート酸化膜厚は
ゲート電極２０の中央部分下のゲート酸化膜厚より厚く
なっている。この結果、ゲ−ト電極２０と高不純物濃度
拡散層２２との間の電圧によって領域ａに生じる電界強
度は緩和され、バンド間トンネリングによるリーク電流
が緩和される。
第５図は本発明によるＭＩＳ形電界効果トランジスタの
第４の実施例を示す要部断面図である。同図において、
２４はＰ形半導体基板、２５はゲート酸化膜、２６は多
結晶Ｓｉゲート電極、２７は低不純物濃度拡散層、２８
は高不純物濃度拡散層である。低不純物濃度拡散層２７
内の深さ方向不純物濃度分布は、−例として同図のｃ−
ｃ’線に沿った不純物濃度分布を第６図に示すが、より
高不純物濃度の領域が半導体基板表面より深い半導体基
板内部に存在し、かつこの高不純物濃度領域から半導体
基板光面側の方向に向かうにつれてより低不純物濃度に
なっている。このような不純物濃度分布にすることによ
って第５図のＤ−Ｄ’線に沿ったポテンシャル分布は第
２図（ｂ）のようになり、従来技術によるポテンシャル
分布に比べてポテンシャルの谷がより半導体基板内部に
形成される。
第４の実施例を示す要部断面図である。同図において、
２４はＰ形半導体基板、２５はゲート酸化膜、２６は多
結晶Ｓｉゲート電極、２７は低不純物濃度拡散層、２８
は高不純物濃度拡散層である。低不純物濃度拡散層２７
内の深さ方向不純物濃度分布は、−例として同図のｃ−
ｃ’線に沿った不純物濃度分布を第６図に示すが、より
高不純物濃度の領域が半導体基板表面より深い半導体基
板内部に存在し、かつこの高不純物濃度領域から半導体
基板光面側の方向に向かうにつれてより低不純物濃度に
なっている。このような不純物濃度分布にすることによ
って第５図のＤ−Ｄ’線に沿ったポテンシャル分布は第
２図（ｂ）のようになり、従来技術によるポテンシャル
分布に比べてポテンシャルの谷がより半導体基板内部に
形成される。
この結果、前述したようにホットキャリア耐性が向上す
る。
る。
なお、前述した実施例においては、ＮチャネルＭＩＳ形
電界効果トランジスタを例として説明したが、Ｐチャネ
ルＭＩＳ形電界効果トランジスタについても伝導形を反
転すれば、同様の効果が得られることは容易に類推でき
ることは明らかである。
電界効果トランジスタを例として説明したが、Ｐチャネ
ルＭＩＳ形電界効果トランジスタについても伝導形を反
転すれば、同様の効果が得られることは容易に類推でき
ることは明らかである。
第７図（、）〜（ｄ）は本発明によるＭＩＳ形′＃Ｌ界
効果トランジスタの製造方法を説明する工程の断面図で
ある。まず、同図（、）に示すように半導体基板３０（
ＮチャネルＭＩＳＦＥＴの場合にはＰ型、ＰチャネルＭ
ＩＳＦＥＴの場合はＮ型）の上に例えば５ｎｍの厚さの
ゲート酸化膜３１を形成し、その上にＣＶＤ法によって
例えば０．４μｍの厚さの多結晶Ｓｔを堆積し、パター
ニングしてゲート電極３２を形成する。
効果トランジスタの製造方法を説明する工程の断面図で
ある。まず、同図（、）に示すように半導体基板３０（
ＮチャネルＭＩＳＦＥＴの場合にはＰ型、ＰチャネルＭ
ＩＳＦＥＴの場合はＮ型）の上に例えば５ｎｍの厚さの
ゲート酸化膜３１を形成し、その上にＣＶＤ法によって
例えば０．４μｍの厚さの多結晶Ｓｔを堆積し、パター
ニングしてゲート電極３２を形成する。
次にＮチャネルＭＩＳＦＥＴの場合はリン、ひ素、アン
チモンまたはビスマスを、ＰチャネルＭＩＳＦＥＴの場
合はほう素、ガリウムまたはインジウムを投影飛程がゲ
ート酸化膜３１と半導体基板３０との界面より少なくと
も２０ｎｒｎ以上深くなるように注入エネルギを選択し
てイオン注入し低不純物濃度拡散層３３を形成する（同
図（ｂ））。例えば、ひ素イオンの場合、加速エネルギ
５９ＫｅＶで注入量ｌＸ１０１４ｃｒｎ−”を注入する
。つづいて多結晶Ｓｉゲート電極３２を酸化し、約５０
ｎｍの酸化膜を形成する。この時、同時に低不純物濃
度拡散層３３の上のゲート酸化膜厚が増加し、約１０ｎ
ｍの厚さのゲート酸化膜３５となる（同図（Ｃ））。そ
の後、ＮチャネルＭＩＳＦＥＴの場合はＮ型不純物を、
ＰチャネルＭＩＳＦＥＴの場合はＰ型不純物をイオン注
入して高不純物濃度拡散層３６を形成する（同図（ｄ）
）。
チモンまたはビスマスを、ＰチャネルＭＩＳＦＥＴの場
合はほう素、ガリウムまたはインジウムを投影飛程がゲ
ート酸化膜３１と半導体基板３０との界面より少なくと
も２０ｎｒｎ以上深くなるように注入エネルギを選択し
てイオン注入し低不純物濃度拡散層３３を形成する（同
図（ｂ））。例えば、ひ素イオンの場合、加速エネルギ
５９ＫｅＶで注入量ｌＸ１０１４ｃｒｎ−”を注入する
。つづいて多結晶Ｓｉゲート電極３２を酸化し、約５０
ｎｍの酸化膜を形成する。この時、同時に低不純物濃
度拡散層３３の上のゲート酸化膜厚が増加し、約１０ｎ
ｍの厚さのゲート酸化膜３５となる（同図（Ｃ））。そ
の後、ＮチャネルＭＩＳＦＥＴの場合はＮ型不純物を、
ＰチャネルＭＩＳＦＥＴの場合はＰ型不純物をイオン注
入して高不純物濃度拡散層３６を形成する（同図（ｄ）
）。
第８図（、）〜（ｄ）は本発明によるＭＩＳ形電界効果
トランジスタの他の製造方法を説明する工程の断面図で
ある。まず、同図（、）に示すように半導体基板３８（
ＮチャネルＭＩ ５ＦＥＴの場合にはＰ型、Ｐチャネル
ＭＩＳＦＥＴの場合はＮ型）の上にゲート酸化膜３９を
形成し、その上に多結晶Ｓｉゲート電極４０を形成する
。次に多結晶Ｓｉゲート電極４０を酸化し約１０ｎｍの
酸化膜を形成し、ＮチャネルＭＩＳＦＥＴの場合はリン
、ひ素、アンチモンまたはビスマスを、ＰチャネルＭＩ
ＳＦＥＴの場合はｔよう素。
トランジスタの他の製造方法を説明する工程の断面図で
ある。まず、同図（、）に示すように半導体基板３８（
ＮチャネルＭＩ ５ＦＥＴの場合にはＰ型、Ｐチャネル
ＭＩＳＦＥＴの場合はＮ型）の上にゲート酸化膜３９を
形成し、その上に多結晶Ｓｉゲート電極４０を形成する
。次に多結晶Ｓｉゲート電極４０を酸化し約１０ｎｍの
酸化膜を形成し、ＮチャネルＭＩＳＦＥＴの場合はリン
、ひ素、アンチモンまたはビスマスを、ＰチャネルＭＩ
ＳＦＥＴの場合はｔよう素。
ガリウムまたはインジウムを投影飛程がゲート酸化膜４
９と半導体基板３８の界面より少なくとも２０ｎｍ以上
深くなるように注入エネルギを選択してイオン注入し、
低不純物濃度拡散層４３を形成する（同図（ｂ））。つ
づいてゲート電極４０の側壁に約４０ ｎｍ幅のサイド
ウオール絶縁膜４４を形成する（同図（Ｃ））。その後
、ＮチャネルＭＩＳＦＥＴの場合はＮ型不純物を、Ｐチ
ャネルＭＩＳＦＥＴの場合はＰ型不純物をイオン注入し
て高不純物濃度拡散層４５を形成する（同図（ｄ））。
９と半導体基板３８の界面より少なくとも２０ｎｍ以上
深くなるように注入エネルギを選択してイオン注入し、
低不純物濃度拡散層４３を形成する（同図（ｂ））。つ
づいてゲート電極４０の側壁に約４０ ｎｍ幅のサイド
ウオール絶縁膜４４を形成する（同図（Ｃ））。その後
、ＮチャネルＭＩＳＦＥＴの場合はＮ型不純物を、Ｐチ
ャネルＭＩＳＦＥＴの場合はＰ型不純物をイオン注入し
て高不純物濃度拡散層４５を形成する（同図（ｄ））。
〔発明の効果〕
以上説明したように本発明によるＭＩＳ形電界効果トラ
ンジスタは、ソースおよびドレイン拡散層の少なくとも
一方の拡散層において、半導体基板と反対の伝導型で比
較的低不純物濃度の拡散層と高不純物濃度の拡散層とを
有し、かつこの低不純物濃度の拡散層は上記高不純物濃
度の拡散層に接していてよりチャネル領域側に位置し、
しかもこの低不純物濃度拡散層の半導体基板表面付近で
の形状はドレインからソース方向に向かうにつれて次第
に半導体基板表面からの距離が増加するように形成され
ているかもしくはこの低不純物濃度拡散層内の不純物濃
度分布においてより高不純物濃度の領域が半導体基板表
面より深い半導体基板内部に存在しかつこの高不純物濃
度領域から牛導体基板表面側の方向に向かうにつれてよ
り低不純物濃度になっているチャネルキャリアはドレイ
ン付近ではより半導体基板内部を流れることになる。
ンジスタは、ソースおよびドレイン拡散層の少なくとも
一方の拡散層において、半導体基板と反対の伝導型で比
較的低不純物濃度の拡散層と高不純物濃度の拡散層とを
有し、かつこの低不純物濃度の拡散層は上記高不純物濃
度の拡散層に接していてよりチャネル領域側に位置し、
しかもこの低不純物濃度拡散層の半導体基板表面付近で
の形状はドレインからソース方向に向かうにつれて次第
に半導体基板表面からの距離が増加するように形成され
ているかもしくはこの低不純物濃度拡散層内の不純物濃
度分布においてより高不純物濃度の領域が半導体基板表
面より深い半導体基板内部に存在しかつこの高不純物濃
度領域から牛導体基板表面側の方向に向かうにつれてよ
り低不純物濃度になっているチャネルキャリアはドレイ
ン付近ではより半導体基板内部を流れることになる。
この結果、たとえホットキャリアが生成されても、ホッ
トキャリアが半導体基板表面に到達するまでに散乱によ
ってエネルギを失い、ゲート酸化膜と半導体基板表面界
面に存在するボテンシャル障壁を越えることができず、
ゲート酸化膜中へのホットキャリアの注入を防止するこ
とができるので、ホットキャリア耐性の高いＭＩＳ形電
界効果トランジスタが得られるという極めて優れた効果
を有する。
トキャリアが半導体基板表面に到達するまでに散乱によ
ってエネルギを失い、ゲート酸化膜と半導体基板表面界
面に存在するボテンシャル障壁を越えることができず、
ゲート酸化膜中へのホットキャリアの注入を防止するこ
とができるので、ホットキャリア耐性の高いＭＩＳ形電
界効果トランジスタが得られるという極めて優れた効果
を有する。
第１図は本発明によるＭＩＳ形ｉｆ界効果トラ／ジスタ
の第１の実施例を示す要部断面図、第２図（ａ）。 （ｂ）はそれぞれ従来と本発明によるＭＩＳ形電界効果
トラ／ジスタにおけるドレイン付近での深さ方向ポテン
シャル分布の比較を示す図、第３図は本発明による第２
の実施例を示す置部断面図、第４図は本発明によるＭ３
の実施例を示す要部断面図、第５図は本発明による第４
の実施例を示す要部断面図、第６図は第５図のＣ−Ｃ／
線に沿った不純物濃度分布を示す図、第７図（、）〜（
ｄ）、第８図（＆）〜（ｄ）は本発明によるＭＩＳ形電
界効果トランジスタの製造方法を説明する工程の断面図
、第９図は従来の通常構造のＭＩＳ形電界効果トランジ
スタの要部断面図、第１Ｏ図は従来のＬＤＤ構造のＭｒ
Ｓ形電界効果トランジスタを示す要部断面図である。 １．５．３０，３８ ・榔−−半導体基板、２，６・
・・・ゲート絶縁膜、３，７・・・−ゲート電極、４・
ｅ＠・ソース・ドレイン拡散層、８．４４・・・・サイ
ドウオール絶縁膜、９・の・・低不純物濃度拡散層、１
０・・φ・高濃度不純物拡散層、１１．１１’、ｆ７，
２４ ・・・・Ｐ形半導体基板、１２．１２’、１８，
１９，２５，３１．３５，３９，４２・ ・ ・・ゲー
ト酸化膜、ｔ３．１３’、２０．２６，３２．４０ ・
・・・多結晶ｓｉのゲート電極、１４．１４’、 ２７
。 ３３．４３・会・・低不純物濃度の拡散層、１５゜１５
’、２８，３４，３６．４５ ・１１１１ＩＩ高不純物
濃度の拡散層、１６争醗・ψ高濃度Ｐ形半導体領域、２
１゜２２・・脅・Ｎ形のドレイン拡散層、３４，４ｆ・
・・・多結晶Ｓｔの酸化膜、ａ・・−・バンド間トンネ
リングが生じる領域。 第３図 特許出願人 日本電信電話株式会社
の第１の実施例を示す要部断面図、第２図（ａ）。 （ｂ）はそれぞれ従来と本発明によるＭＩＳ形電界効果
トラ／ジスタにおけるドレイン付近での深さ方向ポテン
シャル分布の比較を示す図、第３図は本発明による第２
の実施例を示す置部断面図、第４図は本発明によるＭ３
の実施例を示す要部断面図、第５図は本発明による第４
の実施例を示す要部断面図、第６図は第５図のＣ−Ｃ／
線に沿った不純物濃度分布を示す図、第７図（、）〜（
ｄ）、第８図（＆）〜（ｄ）は本発明によるＭＩＳ形電
界効果トランジスタの製造方法を説明する工程の断面図
、第９図は従来の通常構造のＭＩＳ形電界効果トランジ
スタの要部断面図、第１Ｏ図は従来のＬＤＤ構造のＭｒ
Ｓ形電界効果トランジスタを示す要部断面図である。 １．５．３０，３８ ・榔−−半導体基板、２，６・
・・・ゲート絶縁膜、３，７・・・−ゲート電極、４・
ｅ＠・ソース・ドレイン拡散層、８．４４・・・・サイ
ドウオール絶縁膜、９・の・・低不純物濃度拡散層、１
０・・φ・高濃度不純物拡散層、１１．１１’、ｆ７，
２４ ・・・・Ｐ形半導体基板、１２．１２’、１８，
１９，２５，３１．３５，３９，４２・ ・ ・・ゲー
ト酸化膜、ｔ３．１３’、２０．２６，３２．４０ ・
・・・多結晶ｓｉのゲート電極、１４．１４’、 ２７
。 ３３．４３・会・・低不純物濃度の拡散層、１５゜１５
’、２８，３４，３６．４５ ・１１１１ＩＩ高不純物
濃度の拡散層、１６争醗・ψ高濃度Ｐ形半導体領域、２
１゜２２・・脅・Ｎ形のドレイン拡散層、３４，４ｆ・
・・・多結晶Ｓｔの酸化膜、ａ・・−・バンド間トンネ
リングが生じる領域。 第３図 特許出願人 日本電信電話株式会社
Claims (2)
- （１）半導体基板の表面にソースおよびドレイン拡散層
を有するＭＩＳ形電界効果トランジスタにおいて、前記
ソースおよびドレイン拡散層の少なくとも一方の拡散層
は前記半導体基板と反対の伝導型で比較的低不純物濃度
の拡散層と高不純物濃度の拡散層とを有し、かつ該低不
純物濃度の拡散層は該高不純物濃度の拡散層に接すると
ともによりチャネル領域側に位置し、しかも該低不純物
濃度拡散層の半導体基板表面付近の形状がドレインから
ソース方向に向うにつれて次第に半導体基板表面からの
距離が増加するように形成されたことを特徴とするＭＩ
Ｓ形電界効果トランジスタ。 - （２）半導体基板の表面にソースおよびドレイン拡散層
を有するＭＩＳ形電界効果トランジスタにおいて、前記
ソースおよびドレイン拡散層の少なくとも一方の拡散層
は前記半導体基板と反対の伝導型で比較的低不純物濃度
の拡散層と高不純物濃度の拡散層とを有し、かつ該低不
純物濃度の拡散層は該高不純物濃度の拡散層に接すると
ともによりチャネル領域側に位置し、しかも該低不純物
濃度拡散層内の不純物濃度分布においてより高不純物濃
度の領域が半導体基板表面より深い半導体基板内部に存
在し、かつ該高不純物濃度領域から半導体基板表面側の
方向に向うにつれてより低不純物濃度となつていること
を特徴としたＭＩＳ形電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28758388A JPH02134870A (ja) | 1988-11-16 | 1988-11-16 | Ｍｉｓ形電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28758388A JPH02134870A (ja) | 1988-11-16 | 1988-11-16 | Ｍｉｓ形電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02134870A true JPH02134870A (ja) | 1990-05-23 |
Family
ID=17719186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28758388A Pending JPH02134870A (ja) | 1988-11-16 | 1988-11-16 | Ｍｉｓ形電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02134870A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235407A (ja) * | 2007-03-19 | 2008-10-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1988
- 1988-11-16 JP JP28758388A patent/JPH02134870A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235407A (ja) * | 2007-03-19 | 2008-10-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7382024B2 (en) | Low threshold voltage PMOS apparatus and method of fabricating the same | |
| US7400016B2 (en) | Semiconductor device realizing characteristics like a SOI MOSFET | |
| US5031008A (en) | MOSFET transistor | |
| JPH0519811B2 (ja) | ||
| JPH0294477A (ja) | 半導体装置及びその製造方法 | |
| JPS59193066A (ja) | Ｍｏｓ型半導体装置 | |
| US5698883A (en) | MOS field effect transistor and method for manufacturing the same | |
| JP3448546B2 (ja) | 半導体装置とその製造方法 | |
| US6525380B2 (en) | CMOS with a fixed charge in the gate dielectric | |
| JPH0237777A (ja) | 縦型電界効果トランジスタ | |
| JPS6395670A (ja) | Ｍｏｓ型半導体装置 | |
| JPS60226185A (ja) | 縦型電界効果トランジスタ | |
| JPH04212467A (ja) | 半導体装置およびその製造方法 | |
| JPH02134870A (ja) | Ｍｉｓ形電界効果トランジスタ | |
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| JPS59231864A (ja) | 半導体装置 | |
| JPH01264265A (ja) | 半導体装置およびその製造方法 | |
| JP3526090B2 (ja) | 半導体装置の製造方法 | |
| JPH0521789A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP3017838B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5874070A (ja) | 半導体装置の製造方法 | |
| JPS63241965A (ja) | 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法 | |
| JPS63305566A (ja) | 半導体装置およびその製造方法 | |
| JPH0438834A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0244734A (ja) | Ｍｉｓトランジスタの製造方法 |