JPH02130916A - 半導体膜の製造方法 - Google Patents
半導体膜の製造方法Info
- Publication number
- JPH02130916A JPH02130916A JP28541988A JP28541988A JPH02130916A JP H02130916 A JPH02130916 A JP H02130916A JP 28541988 A JP28541988 A JP 28541988A JP 28541988 A JP28541988 A JP 28541988A JP H02130916 A JPH02130916 A JP H02130916A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline
- semiconductor
- epitaxial growth
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 4
- 238000001459 lithography Methods 0.000 abstract description 4
- 238000009279 wet oxidation reaction Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体膜の製造方法に関するものである。
従来から用いられてきた半導体膜の製造方法では、Ｓｉ
Ｏ□膜を所定の部分に形成し所定の領域の半導体層を露
出した部分にのみ選択的にエピタキシャル成長を行い、
さらにＳｉｎ、膜上べ横方向に過剰成長を行う方法が知
られている（Ｊ、Ａｐｐｌ。
Ｏ□膜を所定の部分に形成し所定の領域の半導体層を露
出した部分にのみ選択的にエピタキシャル成長を行い、
さらにＳｉｎ、膜上べ横方向に過剰成長を行う方法が知
られている（Ｊ、Ａｐｐｌ。
Ｐｈｙｓ、５５（２）１５．Ｊａｎｕａｒｙ １９８
４． ｐ、５１９． Ｃｏｎｔｒｏｌ ｏｆｌａ
ｔｅｒａｌ ｅｐｉｔａｘｆａｌ ｃｈｅｍ４ｃａｌ
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎｏｆ ５ｉｌｉｃｏ
ｎ ｏｖｅｒ １ｎｓｕｌａｔｏｒｓ）。
４． ｐ、５１９． Ｃｏｎｔｒｏｌ ｏｆｌａ
ｔｅｒａｌ ｅｐｉｔａｘｆａｌ ｃｈｅｍ４ｃａｌ
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎｏｆ ５ｉｌｉｃｏ
ｎ ｏｖｅｒ １ｎｓｕｌａｔｏｒｓ）。
従来の技術では基板表面に形成した非晶質絶縁膜上へ過
剰成長を行って横方向へ半導体を形成してＳ Ｏｒ （
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎ５ｕｌａｔｏ
ｒ）の構造を得る場合、不必要な縦方向へも成長が進行
するため薄い成長膜を得ることができない。
剰成長を行って横方向へ半導体を形成してＳ Ｏｒ （
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎ５ｕｌａｔｏ
ｒ）の構造を得る場合、不必要な縦方向へも成長が進行
するため薄い成長膜を得ることができない。
本発明の目的は、この問題を解決した半導体膜の製造方
法を提供することにある。
法を提供することにある。
本発明の半導体膜の製造方法は、
半導体基板上に第１の絶縁膜を形成したのち、前記半導
体基板を露出する第１の開口部を形成し、この第１の開
口部のみに選択的に第１の半導体エピタキシャル成長膜
の成長を行い、第１の絶縁膜上には多結晶Ｓｉ膜を、第
１の半導体エピタキシャル成長膜上へは単結晶５ｉＷＪ
、を分子線エピタキシャル成長法により同時に形成し、
前記多結晶Ｓｉ膜、単結晶Ｓｉ膜上に第２の絶縁膜を形
成し、この第２の絶縁膜に前記多結晶ｓｉ膜が露出する
ように第２の開口部を形成し、第１．第２の絶縁膜に挟
まれた前記多結晶Ｓｉ膜を第２の開口部からエツチング
を行い空洞部を形成し、この空洞部に選択的に第２の半
導体エピタキシャル成長膜を横方向に成長させることを
特徴とする。
体基板を露出する第１の開口部を形成し、この第１の開
口部のみに選択的に第１の半導体エピタキシャル成長膜
の成長を行い、第１の絶縁膜上には多結晶Ｓｉ膜を、第
１の半導体エピタキシャル成長膜上へは単結晶５ｉＷＪ
、を分子線エピタキシャル成長法により同時に形成し、
前記多結晶Ｓｉ膜、単結晶Ｓｉ膜上に第２の絶縁膜を形
成し、この第２の絶縁膜に前記多結晶ｓｉ膜が露出する
ように第２の開口部を形成し、第１．第２の絶縁膜に挟
まれた前記多結晶Ｓｉ膜を第２の開口部からエツチング
を行い空洞部を形成し、この空洞部に選択的に第２の半
導体エピタキシャル成長膜を横方向に成長させることを
特徴とする。
従来の半導体膜を製造する技術では、縦方向に必要以上
に成長し薄い成長膜を得ることができない。これは原料
ガス濃度分布が縦横両方ともほぼ同じ濃度の条件で成長
が行われるためで、結晶の成長速度の面方位依存性が生
じている。この結果、縦と横との成長面を異なる面とし
て選んだ場合でも、各面の成長速度の比が縦横比と同じ
値となって、それ以上大きな縦横比は得られなくなる。
に成長し薄い成長膜を得ることができない。これは原料
ガス濃度分布が縦横両方ともほぼ同じ濃度の条件で成長
が行われるためで、結晶の成長速度の面方位依存性が生
じている。この結果、縦と横との成長面を異なる面とし
て選んだ場合でも、各面の成長速度の比が縦横比と同じ
値となって、それ以上大きな縦横比は得られなくなる。
これに対し本発明では、あらかじめ設定した縦横比を有
する空洞部分を形成することによって、その空洞部分に
のみ選択的にエピタキシャル成長を行うことにより、必
要な縦横比の膜厚の半導体膜の成長を行うことを可能に
している。
する空洞部分を形成することによって、その空洞部分に
のみ選択的にエピタキシャル成長を行うことにより、必
要な縦横比の膜厚の半導体膜の成長を行うことを可能に
している。
以下、この発明の実施例を模式図を用いて説明する。第
１図は実施例の工程段階を示す断面模式第１図（ａ）に
示すように、ｐ型シリコン基板１２の表面に第１のＳｉ
ｎ、膜１４を酸化温度 ９５０℃。
１図は実施例の工程段階を示す断面模式第１図（ａ）に
示すように、ｐ型シリコン基板１２の表面に第１のＳｉ
ｎ、膜１４を酸化温度 ９５０℃。
ウェット酸化によって〜５０００人形成する。
つぎに第１図（ｂ）に示すように、リソグラフィ技術に
よって第１のＳｉｎ、膜１４に第１の開口部１５を形成
し、ｐ型シリコン基板１２を露出させ、第１の開口部１
５にのみ選択的に第１のエピタキシャル成長ＳＬ膜１３
を、成長温度 ８５０℃、５ｉＨ１Ｃｌ を流量３００
ｃ ｃ／ｍ ｉ ｎ、 ＨＣＩ 流量５００ｃｃ／ｍ
ｉｎ、圧力 ３０Ｔｏｒｒで成長させる。
よって第１のＳｉｎ、膜１４に第１の開口部１５を形成
し、ｐ型シリコン基板１２を露出させ、第１の開口部１
５にのみ選択的に第１のエピタキシャル成長ＳＬ膜１３
を、成長温度 ８５０℃、５ｉＨ１Ｃｌ を流量３００
ｃ ｃ／ｍ ｉ ｎ、 ＨＣＩ 流量５００ｃｃ／ｍ
ｉｎ、圧力 ３０Ｔｏｒｒで成長させる。
つぎに第１図（ｃ）に示すように、Ｓｉ分子線エピタキ
シャル成長法によって成長温度 ６５０℃。
シャル成長法によって成長温度 ６５０℃。
成長中の真空度 ２Ｘ１０−１０で成長を行うと、単結
晶である第１のエピタキシャル成長Ｓｉ膜１３上には単
結晶Ｓｉ膜１８を、第１のＳ ｉ Ｏｚ膜１４上へは多
結晶Ｓｉ膜１７を堆積することができる。この方法によ
って多結晶Ｓｉ膜１７．単結晶Ｓｉ膜１８を〜３０００
人堆積する。
晶である第１のエピタキシャル成長Ｓｉ膜１３上には単
結晶Ｓｉ膜１８を、第１のＳ ｉ Ｏｚ膜１４上へは多
結晶Ｓｉ膜１７を堆積することができる。この方法によ
って多結晶Ｓｉ膜１７．単結晶Ｓｉ膜１８を〜３０００
人堆積する。
つぎに第１図（ｄ）に示すように、リソグラフィ技術に
よって必要とする横方向の大きさに多結晶ｓｉ膜１７を
島状に形成する。
よって必要とする横方向の大きさに多結晶ｓｉ膜１７を
島状に形成する。
つぎに第１図（ｅ）に示すように、多結晶Ｓｉ膜１７．
単結晶Ｓｉ膜１８を含む基板全面に第２の５ｉＯ８膜１
９を堆積し、リソグラフィ技術によって第２のＳ ｉ
Ｏｘ Ｍ１９に第２の開口部２１を形成し、基板温度
８５０℃、Ｈ（ｌ 流量５００ｃｃ／ｍｉｎ、圧力
３０Ｔ ｏ ｒ ｒで多結晶Ｓｉ膜１７のみ選択的にガ
スエツチングを行いあらかじめ設定した縦横比の空洞部
分２３を形成する。
単結晶Ｓｉ膜１８を含む基板全面に第２の５ｉＯ８膜１
９を堆積し、リソグラフィ技術によって第２のＳ ｉ
Ｏｘ Ｍ１９に第２の開口部２１を形成し、基板温度
８５０℃、Ｈ（ｌ 流量５００ｃｃ／ｍｉｎ、圧力
３０Ｔ ｏ ｒ ｒで多結晶Ｓｉ膜１７のみ選択的にガ
スエツチングを行いあらかじめ設定した縦横比の空洞部
分２３を形成する。
つぎに第１図（ｆ）に示すように、空洞部分２３に選択
的に横方向の第２のエピタキシャル成長Ｓｌ膜２５を成
長温度 ８５０℃、 Ｓ ｉ ＨｚＣｊ！ ｚ 流量
３００ｃ ｃ ７ｍ ｉ ｎ、 ＨＣｆ 流量５００
ｃｃ／ｍｉｎ、圧力 ３０Ｔ ｏ ｒ ｒで成長させる
。
的に横方向の第２のエピタキシャル成長Ｓｌ膜２５を成
長温度 ８５０℃、 Ｓ ｉ ＨｚＣｊ！ ｚ 流量
３００ｃ ｃ ７ｍ ｉ ｎ、 ＨＣｆ 流量５００
ｃｃ／ｍｉｎ、圧力 ３０Ｔ ｏ ｒ ｒで成長させる
。
最後に第１図（ｇ）に示すように、第２のＳｉＯ！膜１
９を剥離すると薄くて所望の面積を有する半導体膜を形
成することができる。
９を剥離すると薄くて所望の面積を有する半導体膜を形
成することができる。
以上の実施例において空洞部を形成する方法として、ガ
スエツチングを利用したが、多結晶膜のみ選択的にエツ
チングすることができるような他の方法（たとえばウェ
ットエツチング等）によっても形成することが可能なこ
とはいうまでもない。
スエツチングを利用したが、多結晶膜のみ選択的にエツ
チングすることができるような他の方法（たとえばウェ
ットエツチング等）によっても形成することが可能なこ
とはいうまでもない。
本発明を適用するならば、酸化股上へ必要な膜厚の単結
晶半導体膜を形成することが可能となる。
晶半導体膜を形成することが可能となる。
第１図は本発明の一実施例による半導体膜の作成工程を
示した断面模式図である。 １２・・・・ｐ型シリコン基板 １３・・・・第１のエピタキシャル成長Ｓｉ膜１４・・
・・第１のＳｉＯ，膜 １５・・・・第１の開口部 １７・・・・多結晶Ｓｉ膜 １８・・・・単結晶Ｓｉ膜 １９・・・・第２のＳｉｎ、膜 ２１・・・・第２の開口部 ２３・・・・空洞部分
示した断面模式図である。 １２・・・・ｐ型シリコン基板 １３・・・・第１のエピタキシャル成長Ｓｉ膜１４・・
・・第１のＳｉＯ，膜 １５・・・・第１の開口部 １７・・・・多結晶Ｓｉ膜 １８・・・・単結晶Ｓｉ膜 １９・・・・第２のＳｉｎ、膜 ２１・・・・第２の開口部 ２３・・・・空洞部分
Claims (1)
- （１）半導体基板上に第１の絶縁膜を形成したのち、前
記半導体基板を露出する第１の開口部を形成し、この第
１の開口部のみに選択的に第１の半導体エピタキシャル
成長膜の成長を行い、第１の絶縁膜上には多結晶Ｓｉ膜
を、第１の半導体エピタキシャル成長膜上へは単結晶Ｓ
ｉ膜を分子線エピタキシャル成長法により同時に形成し
、前記多結晶Ｓｉ膜、単結晶Ｓｉ膜上に第２の絶縁膜を
形成し、この第２の絶縁膜に前記多結晶Ｓｉ膜が露出す
るように第２の開口部を形成し、第１、第２の絶縁膜に
挟まれた前記多結晶Ｓｉ膜を第２の開口部からエッチン
グを行い空洞部を形成し、この空洞部に選択的に第２の
半導体エピタキシャル成長膜を横方向に成長させること
を特徴とする半導体膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63285419A JP2527015B2 (ja) | 1988-11-11 | 1988-11-11 | 半導体膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63285419A JP2527015B2 (ja) | 1988-11-11 | 1988-11-11 | 半導体膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02130916A true JPH02130916A (ja) | 1990-05-18 |
| JP2527015B2 JP2527015B2 (ja) | 1996-08-21 |
Family
ID=17691277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63285419A Expired - Lifetime JP2527015B2 (ja) | 1988-11-11 | 1988-11-11 | 半導体膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2527015B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6351622A (ja) * | 1986-08-20 | 1988-03-04 | Nec Corp | 半導体膜の製造方法 |
| JPH0210825A (ja) * | 1988-04-05 | 1990-01-16 | Thomson Csf | 単結晶半導体材料層及び絶縁材料層の交互層製造方法 |
-
1988
- 1988-11-11 JP JP63285419A patent/JP2527015B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6351622A (ja) * | 1986-08-20 | 1988-03-04 | Nec Corp | 半導体膜の製造方法 |
| JPH0210825A (ja) * | 1988-04-05 | 1990-01-16 | Thomson Csf | 単結晶半導体材料層及び絶縁材料層の交互層製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2527015B2 (ja) | 1996-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0562911A (ja) | 半導体超格子の製造方法 | |
| JPH05251339A (ja) | 半導体基板およびその製造方法 | |
| JPH02130916A (ja) | 半導体膜の製造方法 | |
| JPH02237021A (ja) | 半導体装置の製造方法 | |
| JP2527016B2 (ja) | 半導体膜の製造方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JPS60193379A (ja) | 低抵抗単結晶領域形成方法 | |
| JP3060486B2 (ja) | Ｓｏｉ基板の形成方法 | |
| JPH0376596B2 (ja) | ||
| JPH0612757B2 (ja) | Ｓｏｉ膜の製造方法 | |
| JPS6388821A (ja) | 気相成長方法 | |
| JPH0626181B2 (ja) | 半導体基板の製造方法 | |
| JPS6163013A (ja) | Ｓｏｉ用シ−ド構造の製造方法 | |
| JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
| JPH0258248A (ja) | 半導体装置の製造方法 | |
| JPH0669024B2 (ja) | 半導体装置の製造方法 | |
| JPS61284913A (ja) | ＧａＡｓの選択エピタキシヤル成長方法 | |
| JPH0419700B2 (ja) | ||
| JPH0529214A (ja) | 半導体基板の製造方法 | |
| JP2964547B2 (ja) | Ｓｏｉ基板の形成方法 | |
| JPH0654763B2 (ja) | 半導体薄膜の成長方法 | |
| JPS6122645A (ja) | 半導体デバイス用基板およびその製造方法 | |
| JPS63260014A (ja) | 炭化珪素単結晶薄膜の形成方法 | |
| JPS62119939A (ja) | 半導体用絶縁基板 | |
| JP2964546B2 (ja) | Ｓｏｉ基板の形成方法 |