JPH02129745A - コンピュータ - Google Patents

コンピュータ

Info

Publication number
JPH02129745A
JPH02129745A JP28460488A JP28460488A JPH02129745A JP H02129745 A JPH02129745 A JP H02129745A JP 28460488 A JP28460488 A JP 28460488A JP 28460488 A JP28460488 A JP 28460488A JP H02129745 A JPH02129745 A JP H02129745A
Authority
JP
Japan
Prior art keywords
program
internal memory
ram
storage device
auxiliary storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28460488A
Other languages
English (en)
Inventor
Keisuke Ichieda
一枝 圭祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP28460488A priority Critical patent/JPH02129745A/ja
Publication of JPH02129745A publication Critical patent/JPH02129745A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電源投入時又はリセット時に、第1内部メモ
リに格納されたプログラムの命令に従い、第2内部メモ
リにプログラムを読み込ませて処理を開始するコンピュ
ータに関する。
〔従来の技術〕
第3図は従来のコンピュータの構成を示すブロック図で
あって、図中1はCPUである。CPU1は、ROM2
bに格納されたプログラムに従い、インターフェイス3
を介してフロッピィディスク4、ハードディスク5等の
補助記憶装置から読み出したオペレーティングシステム
等の所定プログラムをRAM6にローディングし、ロー
ディングしたプログラムに従って処理を実行する。
また、CRTデイスプレィ8は、インターフェイス7を
介して転送されるCPUIの処理結果を表示し、オペレ
ータがキーボード9から人力した各種指示及びデータは
インターフェイス7を介してCPUIへ転送される。
さらに、リセットスイッチlOは、電源投入時又はリセ
ット時に閉路する。
次に、動作について説明する。第4図はROM2bのプ
ログラムに従ってオペレーティングシステム5aをRA
M6ヘローデイングした状態を示す概念図である。オペ
レータが電源を投入するか又はリセットボタンを押すと
、スイッチ10が閉路し、CPUIはROM2b内に格
納された所定プログラムを実行し、例えばハードディス
ク5からオペレーティングシステム58等のプログラム
をRAM6上ヘローデイングして処理を開始する。
〔発明が解決しようとする課題〕
以上のように、従来のコンピュータは、電源投入時又は
リセット時に処理を開始するプログラムをローディング
するための単一のプログラムを、書き換え不可能なRO
Mに記憶しておく構成であるため、異なるシステムに対
応すべく異なるプログラムを補助記憶装置からローディ
ングしようとすれば、その都度ROMを書き換えなけれ
ばならず、操作が煩雑であるという問題がある。
また、−船釣に、RAMにローディングされるオペレー
ティングシステムと密接な関係にあるプログラム、例え
ば周辺機器の入出力を制御するドライバ、オペレーティ
ングシステム専用のデバッガ等がROMZ内の所定域に
格納されていなければならず、その記憶領域が有限であ
れば、ROMに複数のオペレーティングシステムのロー
ディングをサポートするプログラムを記憶することは難
しいという問題がある。
さらに、ROMに要求される機能が高度化して記憶容量
の必要量が増大すれば、より記憶容量の大きなROMが
必要となるが、その差し換え操作が煩雑であるという問
題がある。
本発明はこのような問題を解決するためになされたもの
であって、ROM等の素子交換を行わず、同一のハード
ウェアにて複数のシステムに対応し得るコンビエータの
提供を目的とする。
〔課題を解決するための手段〕
本発明のコンピュータは、一部又は全部が書き換え可能
な不揮発性の第1内部メモリと、前記補助記憶装置から
第1内部メモリへプログラムを格納させる格納手段と、
該格納手段に、第1内部メモリへのプログラム格納を指
示する手段とを備えたことを特徴とする。
〔作用〕
本発明のコンピュータは、格納手段が、与えられたプロ
グラム格納の指示に応して補助記憶装置から第1内部メ
モリへプログラムを格納させ、第1内部メモリに格納さ
れたプログラムに従い、第2内部メモリにプログラムを
読み込ませて処理を開始する。
〔実施例〕
以下、本発明をその実施例を示す図面に基づき詳述する
第1図は、本発明に係るコンピュータの構成を示すブロ
ック図であって、図中1はCPLIである。
CPUIは、バッテリーバックアップ方式の不揮発性R
AM2aがフロッピィディスク4等の補助記憶装置から
読み込んだプログラムに従い、インターフェイス3を介
してフロッピィディスク4.ハードディスク5等の補助
記憶装置から読み出したオペレーティングシステム等の
所定プログラムをRAM6にローディングし、ローディ
ングしたプログラムに従って処理を実行する。
また、CRTデイスプレィ8は、インターフェイス7を
介して転送されるCPUIの処理結果を表示し、オペレ
ータがキーボードから入力した各種指示及びデータはイ
ンターフェイス7を介してCPU 1へ転送される。
さらに、リセットスイッチ10は、電源投入時又はリセ
ット時に閉路し、スイッチ11は、その開閉によってイ
ンターフェイス3の動作モードを決定する。
次に、動作について説明する。第2図は、不揮発性RA
M2aがフロッピィディスク4から読み込んだプログラ
ムに従ってオペレーティングシステム5a又は5bをR
AM6ヘローデイングした状態を示す概念図である。オ
ペレータがリセットボタンを押すとりセントスイッチ1
0が閉路してコンピュータ全体がリセット状態になる。
その際、スイッチ11が閉路しているとリセット状態は
続き、CPUIはIPL(初期プログラムローディング
)動作を開始しない、一方、インターフェイス3はIP
L動作モードとなり、CPU1の制御によらずにフロッ
ピィディスク4からプログラムを直接読み出し、読み出
したプログラムを不揮発性RAM2aにローディングす
る。
以上のローディング動作が終了した後、オペレータがス
イッチ11を開路すると、インターフェイス3は本来の
機能に戻り、CPUIからの要求に従って動作するモー
ドに切り換わる。さらに、リセット状態が解除されると
、CPU 1は、前述の如くフロンビイディスク4から
不揮発性RAM2aヘローデイングされたプログラムを
実行し、例えば、ハードディスク5からRAM6ヘオペ
レーテイングシステム5aをローディングしてシステム
を立ち上げる。
一方、リセットスイッチ10が閉路した際にスイッチ1
1が開路していれば、インターフェイス3は、CPUI
からの要求に従って動作する本来のインターフェイス機
能に応じた動作モードとなる。従って、不揮発性RAM
2aへは新しいプログラムはローディングされず、リセ
ント解除後は、不揮発性RAM2aに既にローディング
されているプログラムをCPUIが実行する。
また、ハードウェアは変更せず、異なるオペレーティン
グシステム5bをローディングする場合、スイッチ11
を閉路し、該オペレーティングシステム5bをローディ
ングさせるプログラムを記述したフロッピィディスク4
から該プログラムを不揮発性RA M2aヘローディン
グして不揮発性RAM2aの内容を変更する。cput
は、変更された不揮発性RAM2aのプログラムに従っ
てハードディスク5から異なるオペレーティングシステ
ム5bをRAM6ヘローデイングしてシステムを立ち上
げる。
なお、本実施例では、異なるオペレーティングシステム
をローディングすべく不揮発性RAMを書き換える場合
につき説明したが、単に不揮発性RAMの機能向上又は
不都合解消のために不揮発性RAMの書き換えを行う場
合にも通用が可能であって同様の効果が得られる。
また、本実施例では、補助記憶装置のインターフェイス
のハードウェアのみによって補助記憶装置から不揮発性
RAMへプログラムをローディングする場合につき説明
したが、これに限らず、インターフェイス内にマイクロ
プロセッサ及びR−0Mを備え、ソフトウェアによって
同様の動作を行う構成としてもよく、同様の効果が得ら
れる。
さらに、本実施例では、バッテリーバックアップ方式の
不揮発性RAMを用いたが、これに限らず、不揮発性の
メモリであれば同様の効果が得られる。
また、本実施例では従来のROMを不揮発性RAMに置
き換える構成としたが、ROMと不揮発性RAMとを併
用する構成としてもよく、同様の効果が得られる。
(発明の効果〕 本発明のコンピュータは、従来のROMに替えて不揮発
性のメモリ素子を用いることにより、プログラムの書き
換えが可能となって、ソフトウェアの変更のみによって
、同一のハードウェアを複数のシステムに対応させ得る
という優れた効果を奏する。
【図面の簡単な説明】
第1図は本発明に係るコンピュータの構成を示すブロッ
ク図、第2図はプログラムのローディング状態を示す概
念図、第3図は従来のコンピュータの構成を示すブロッ
ク図、第4図は従来のプログラムのローディング状態を
示す概念図である。 ■・・・CPU2a・・・不揮発性RAM  3・・・
インターフェイス 4・・・フロッピィディスク 5・
・・ハードディスク 6・・・RAM  to・・・リ
セットスイッチ11・・・スイッチ 21・・・バンク
アップバッテリなお、図中、同一符号は同一、又は相当
部分を示す。

Claims (1)

  1. 【特許請求の範囲】 1、第1内部メモリに格納されたプログラムに従い、補
    助記憶装置から第2内部メモリへプログラムを読み込ん
    で処理を開始するコンピュータにおいて、 一部又は全部が書き換え可能な不揮発性の 第1内部メモリと、 前記補助記憶装置から第1内部メモリへプ ログラムを格納させる格納手段と、 該格納手段に、第1内部メモリへのプログ ラム格納を指示する手段と を備えたことを特徴とするコンピュータ。
JP28460488A 1988-11-10 1988-11-10 コンピュータ Pending JPH02129745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28460488A JPH02129745A (ja) 1988-11-10 1988-11-10 コンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28460488A JPH02129745A (ja) 1988-11-10 1988-11-10 コンピュータ

Publications (1)

Publication Number Publication Date
JPH02129745A true JPH02129745A (ja) 1990-05-17

Family

ID=17680610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28460488A Pending JPH02129745A (ja) 1988-11-10 1988-11-10 コンピュータ

Country Status (1)

Country Link
JP (1) JPH02129745A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7959263B2 (en) 1997-07-15 2011-06-14 Silverbrook Research Pty Ltd Printhead integrated circuit with a solenoid piston

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6019263A (ja) * 1983-07-12 1985-01-31 Nec Corp 初期プログラムロ−ド方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6019263A (ja) * 1983-07-12 1985-01-31 Nec Corp 初期プログラムロ−ド方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7959263B2 (en) 1997-07-15 2011-06-14 Silverbrook Research Pty Ltd Printhead integrated circuit with a solenoid piston

Similar Documents

Publication Publication Date Title
US5701493A (en) Exception handling method and apparatus in data processing systems
US6434696B1 (en) Method for quickly booting a computer system
JPS60136833A (ja) オペレ−テイングシステムの切替え方式
JPH11316686A (ja) コンピュ―タシステムのbiosデ―タ格納装置及びその駆動方法
JP2875842B2 (ja) プログラマブルコントローラ
JPH02129745A (ja) コンピュータ
JPH0554009A (ja) プログラムロード方式
JPH06208525A (ja) 処理装置の動作モード切替え方法
JPS62226357A (ja) イニシアル・プログラム・ロ−ド方式
JP2972930B2 (ja) コンピュータシステムの最適環境設定装置
JPH04191927A (ja) オペレーティングシステム切換え装置
JP2851039B2 (ja) ワークステーションバックアップシステム
JPS6046747B2 (ja) 初期プログラム読込方式
JPS6348698A (ja) メモリ格納制御装置
JP2508690B2 (ja) プログラマブル・コントロ−ラ
JPH05134865A (ja) マイクロプログラム制御方式
JPS62221034A (ja) 演算制御装置
JPS631624B2 (ja)
JPS63265328A (ja) 情報処理システムの制御プログラムの格納方式
JPH056208B2 (ja)
JPH08194622A (ja) メモリカードを用いたプログラム起動方法
JPH01267734A (ja) 初期マイクロ・プログラム・ロード方式
JPH02162446A (ja) マイクロプログラム制御方式
JPS61272852A (ja) プログラム読込み方法
JPS63244133A (ja) 制御プログラムの格納方式