JPS6019263A - 初期プログラムロ−ド方式 - Google Patents

初期プログラムロ−ド方式

Info

Publication number
JPS6019263A
JPS6019263A JP58126343A JP12634383A JPS6019263A JP S6019263 A JPS6019263 A JP S6019263A JP 58126343 A JP58126343 A JP 58126343A JP 12634383 A JP12634383 A JP 12634383A JP S6019263 A JPS6019263 A JP S6019263A
Authority
JP
Japan
Prior art keywords
loader
program
format
memory
identifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58126343A
Other languages
English (en)
Other versions
JPS6311705B2 (ja
Inventor
Takatsumu Soga
曽我 尊積
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58126343A priority Critical patent/JPS6019263A/ja
Publication of JPS6019263A publication Critical patent/JPS6019263A/ja
Publication of JPS6311705B2 publication Critical patent/JPS6311705B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177Initialisation or configuration control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、コンピュータにおける記録媒体および記録形
式の異なるプログラムの初期ブロクラドロード方式に関
する。
〔従来技術の説明〕
一般に、コンピュータで動1作するプログラムは、外部
記録媒体に記録されていて、それを外部入力装置にて読
取り、メモリにロードするととによって動作可能となる
が、コンピュータにおいて最初にメモリにロードする初
期プログラムのロードは、読出し専用メモリ(以下rR
OMJという。)に格納されているブロクラムを格納す
るためのフログラム(以下「ローダ」という。)によっ
て行われている。このローダは、通常単一の言己録媒体
および記録形式で記録されているフ”ログラムをロート
するように作られているため、あら75\しめ異なる様
式のプログラムをロードできるようにロータ“を組み込
ま々い限り1.他の様式のプログラムロードには使用で
@彦い。例えば記骨媒体力よフロゾビイディスクファイ
ル、ディスクファイル、マグネテインクテーブファイル
等、また記録形式においては、記録レコード長が異なる
等の多種の様式のフ“ログラムには1個のローダで対処
することはできず、ローダを変更することが必要となり
、その都13) R O Mの交換を伴い、その労力は
多大なものとなる欠点があった。
〔発明の目的〕
本発明は、前記欠点を除去し、多棟の記録様式のプログ
ラムのロードをROM上のロータ゛の変更なしに、読取
および書込が可能な不揮発性メモ1ノにローダを与える
ことによって容易eこ多種の1己録様式のプロクラムロ
ードな可能とする初期フ“ログラムロード方式を提供す
ることを目的とする。
〔発明の特徴〕 本発明は、あらかじめ基本プログラムのロータ゛が格納
されているROMと、拡張プログラムのローダが格納さ
れて書替え可能な不揮発性メモ1ノと、被初期ロードプ
ログラムの様式を格納する不揮が・性メモリと被初期ロ
ードプログラムの様式を設定する様式設定手段と、前記
様式設定手段により言貨定された様式を判別腰ローダの
切替を制御するローダ制御部と前記ローダ制御部により
制御されローダを読取るローダ読取手段とにより構成さ
!t、初期プログラムロード時に与えられた被初期ロー
ドプログラムの様式を判別することによって基本プログ
ラムローダによるロードか、拡張フ゛ロク゛ラムローダ
によるロードかを制御して初期プログラムロードを行う
ことを特徴とする。
〔実施例による説明〕
次に、本発明の実施例について、図を参1得して説明す
る。第1図は、本発明の一実施例初期プログラムロード
装置のブロック図である。第1図において、変更できな
い基本プログラムのローダ力;格納されているR O 
M lと、拡張プログラムのローダが格納されて書替え
可能な不揮発性メモ+7 2と、破切HJ+ o − 
)プログラムの様式を格納する不揮発性メモリ3と、被
初期ロードプログラムの様式を設定する様式指示器4お
よび電源投入等のプロクラムロード指示で起動され、様
式指示器4で設定された様式f:読取る様式制御部5お
よび様式識別子を平)込む様式書込部6よりなる様式設
定機構20と、様式識別子を判別し、ローダの切替を制
御するローダ制御部7と、前記ROMI、不揮発性メモ
リ2、3に格納されているローダ、様式識別子を読取る
メモリ読取部8、およびローダの読取りを制御するロー
ダ読取制御部9よりなるロータ読取機構30とにより構
成される。ROMI、不揮発性メモリ2および不揮発性
メモリ3には、メモリ読取部8が接続される。様式指示
器4には、様式制御[1( 5が接続され、様式制御部
5には、様式書込部6が接続される。様式書込部6には
、不揮発(−1メモリ3が接続される。ローダ制御部7
は、様式制御部5、メモリ読取部8およびローダ読取制
御部9に接続される。またローダ読取制御部9は、メモ
リ読取部8が接続される。
このように構成された初期プログラムロード装置動作に
ついて、第1図および第2図を用いて説明する。第2図
は,第1図のROMIおよび不揮発性メモリ2、3のメ
モリの並びを模疑的に描写したメモリのフォーマットを
示す図で、変更不用の基本プログラムローダ10と、変
更可能の拡張プログラムローダ11と様式識別子12と
が格納されており、各々の格納メモリアドレスとしてa
,b、Cが設定されている。まず、電源投入等の初期「
j−ド指令を様式制御部5に与えると、様式制御部5は
、様式指示器4で様式が設定されているか否かチェフク
し、様式が設定されているときには、設定された様式識
別子を引取り、様式碧込部6を通して、不揮発性メモリ
3に様式識別子を切込むが、様式指示器4にて様式が設
定されていないときには、不揮発性メモリ3への書込み
動作を行わないように制御する。これによって、新たに
様式を設定して初期ロード指令を与えない限り、電源を
切断しても様式識別子は保持される。ここで、ROMI
に格納されている基本プログラムロータにてa−ドする
ときの様式識別子をrAJ、不揮発性メモリ2に格納さ
れている拡張プログラムローダにてロードするときの様
式識別子をrBJとし、仮りにオペレータが様式識別子
としてrAJな様式指示器4に設定したとすると、不揮
発性メモリ3には「A」が・書込まれる。捷だ、前記の
様式制御部5は、様式書込部6を通して不揮発性メモリ
3に様式識別子iN終えるに十分カタイミングをおいて
、格納された様式識別子を読取り、判別するローダ制御
(11部7にiπ、取りの起動をかける。
これを受けたローダ制御部7は、様式識別子が格納され
ている格納メモリアドレスCをメモリ読取部8に力えて
、様式識別子を得て、それを判別することによって、基
本プログラムローダ10によるロードか、拡張プログラ
ムローダ11によるロードかを決定することができる。
今、不揮発性メモI)3には、rAJの様式識別子が格
納されているので、rAjk得ることによってROMI
に格納されている基本プログラムローダ10にてロード
することを知る。この情報を基本プログラムローダlO
の格納メモリアドレスaに変換してローダ読取制御部9
に与える。これを受けたロータ散、取制御部9は、メモ
リ読取部8全通してROM 1に格納されている基本プ
ログラムローダ10を読出すことができ、これを上位の
プログラム処理機構に送り出すととによって、被初期ロ
ードプログラムをあらかじめ様式指示器4で設定した様
式にてロードすることができる。
同様に様式識別子としてrBJを様式指示器4に設定し
た場合は、様式制御部5にて不揮発性メモリ3に書込ま
れた様式識別子「B」をローダ制御部7が得て、拡張プ
ログラムローダ11の格納メモリアドレスbに変換して
、ローダ読取制御部9に与えることによって、拡張プロ
クラムローダにてロードすることができる。
また、様式指示器4にて何ら様式が設定されていない場
合は、すてVC書込保持されている様式識別子によるロ
ーダにてロードすることができる。
このように一度様式設定を行うと、以後は何ら様式設定
を行わなくても自動的に所定のローダにて初期プログラ
ムロードができ、また不揮発性メモリはプログラム等で
容易に害替えることができるため拡張プログラムローダ
を変更することによって、種々の様式のプログラムをロ
ードすることができる。
〔発明の効果〕
本発明け、以上説明(7たように、ローダの格納メモリ
として、書替え可能な不揮発性メモリを構成[−1不揮
発性メモリにローダを与えることによって、被初期ロー
ドプログラムの種々の変更に対処できる優れた効果があ
る。
【図面の簡単な説明】
第1図は本発明一実施例初期プログラムロード装置nの
ブロック構成図。 第2図はそのメモリのフォーマントを示す図。 ■・・・ROM、2・・・不揮発性メモリ、3・・不揮
発性メモリ、4・・・様式指示器、5・・・様式制御部
、′6・・・様式書込部、7・・・ローダ制御部、8・
・・メモリ読取部、9・・・ローダ読取制御部、10・
−・基本プログラムローダ、11・・・拡張プログラム
ローダ、12・・・様式識別子、a・・・基本プログラ
ムローダ格納メモリアドレス、b・・・拡張プログラム
ローダ格納メモリアドレス、C・・・様式識別子路i+
+メモリアドレス。 特許出願人 日本電気株式会社

Claims (1)

    【特許請求の範囲】
  1. (1) プログラムを外部記録装置からメモリヘロード
    するコンピュータの初期プログラムロード方式あらかじ
    め基本プロクラムをロードするプログラムが格納されて
    いる不揮発性の読出専用メモリと、 拡張プロクラムをロードするブロクラムが格納されて巷
    虐えTiJ能力不揮発性メモリと、破切1υ10−ドブ
    ロダラムの様式を格納する不揮発性メモリと、 破切)[J10−ドブロダラムの様式を設定する様式設
    定手段と、 前記様式設定手段により設定された様式を判別し、フロ
    ク′ラムをロードするブロクラムの切替を制御するロー
    ダ制御部と、 前記ローダ制御部により制御されプログラムをロードす
    るためのプログラムを読取るローダ読取手段と を備えたことを特徴とする初期プログラムロード方式。
JP58126343A 1983-07-12 1983-07-12 初期プログラムロ−ド方式 Granted JPS6019263A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58126343A JPS6019263A (ja) 1983-07-12 1983-07-12 初期プログラムロ−ド方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58126343A JPS6019263A (ja) 1983-07-12 1983-07-12 初期プログラムロ−ド方式

Publications (2)

Publication Number Publication Date
JPS6019263A true JPS6019263A (ja) 1985-01-31
JPS6311705B2 JPS6311705B2 (ja) 1988-03-15

Family

ID=14932811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58126343A Granted JPS6019263A (ja) 1983-07-12 1983-07-12 初期プログラムロ−ド方式

Country Status (1)

Country Link
JP (1) JPS6019263A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635541U (ja) * 1986-06-26 1988-01-14
JPH02129745A (ja) * 1988-11-10 1990-05-17 Mitsubishi Electric Corp コンピュータ
JPH07311682A (ja) * 1994-05-18 1995-11-28 Nec Corp 情報処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635541U (ja) * 1986-06-26 1988-01-14
JPH02129745A (ja) * 1988-11-10 1990-05-17 Mitsubishi Electric Corp コンピュータ
JPH07311682A (ja) * 1994-05-18 1995-11-28 Nec Corp 情報処理装置

Also Published As

Publication number Publication date
JPS6311705B2 (ja) 1988-03-15

Similar Documents

Publication Publication Date Title
US7017078B2 (en) Power failure recovery mechanism for a recording and reproducing device
KR100987628B1 (ko) 엠비디드 컨트롤러의 펌웨어 갱신방법 및 갱신용 펌웨어저장매체
US5519869A (en) Multi-density data storage backup allowing bootstrap image storage in density required by initial boot code and other system images at higher densities
JPS6019263A (ja) 初期プログラムロ−ド方式
US20010044933A1 (en) System for version-up of a firmware stored in a reproducing system for an information recording medium
JPS61182674A (ja) 光デイスクの記憶管理方式
JP3835508B2 (ja) シーケンス制御装置、同装置における保持エリアの保全方法、並びに、同方法を実行するためのコンピュータプログラムを格納した記録媒体
JPS62269256A (ja) 半導体フアイルのデ−タ保存方式
KR100510520B1 (ko) 데이터 기록 방법
JPH04105110A (ja) 電源制御装置
JP2961781B2 (ja) データ処理装置
JP3594495B2 (ja) 制御装置
JPH01180620A (ja) ディスク制御装置
JPH1049312A (ja) 磁気ディスク装置
JPH11110206A (ja) ディスクプレーヤーの制御装置
JPH03257521A (ja) 媒体複写方式
JP2617598B2 (ja) 集合型自動装填装置におけるライトプロテクト方式、および集合型自動装填装置におけるライトプロテクト方法
JP2000131388A (ja) Ic試験装置のシステム構成設定装置
JPH09288646A (ja) 携帯型情報処理システムのフラッシュ・メモリの データ記録装置
JPH02184939A (ja) 日時設定コピー方式
JPH04152421A (ja) ディスクファイル装置
JPS61105641A (ja) ユ−ザ提供ソフトウエアの連続自動生成方式
JPH08263281A (ja) フラッシュメモリの編集装置
JPS58161041A (ja) マイクロプログラムの書き込み方式
JPH1186581A (ja) 制御装置