JPH01267734A - 初期マイクロ・プログラム・ロード方式 - Google Patents
初期マイクロ・プログラム・ロード方式Info
- Publication number
- JPH01267734A JPH01267734A JP9716688A JP9716688A JPH01267734A JP H01267734 A JPH01267734 A JP H01267734A JP 9716688 A JP9716688 A JP 9716688A JP 9716688 A JP9716688 A JP 9716688A JP H01267734 A JPH01267734 A JP H01267734A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- micro program
- initial
- memory
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011068 loading method Methods 0.000 title claims abstract description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はデータ処理装置においてハードウェアを制御
するためのマイクロ・プログラムを起動時に転送する初
期マイクロ・プログラム・ロード方式に関するものであ
る。
するためのマイクロ・プログラムを起動時に転送する初
期マイクロ・プログラム・ロード方式に関するものであ
る。
第３図は従来の初期マイクロ・プログラム・ロード方式
を保用したデータ処理装置の要部構成を示すブロック図
である。図において、１は図示しない中央処理装置、チ
ャネル装置、主記憶装置等を有するとともに、それらの
装置のハードウェアを制御するためのマイクロ・プログ
ラムを初期マイクロ・プログラム・ロード時に格納する
制御用メモリとしてのＲＡＭ （ランダム・アクセス・
メモリ）を含み構成されるデータ処理装置本体、５はデ
ータ処理装置本体ｌの初期化処理及び制御を行うサービ
ス処理装置、６はサービス処理装置５に対するコマンド
の入力及び情報の表示を行う入出力装置、７はサービス
処理装置５の外部記憶装置であり、データ処理装置本体
１で使用する上記マイクロ・プログラムを予め格納した
固定ディスク、８はデータ処理に必要な情報やデータ処
理結果などを格納するフロッピ・ディスクである。なお
、マイクロ・プログラムはフロッピ・ディスク８に格納
してもよい。データ処理装置本体１内のＲＡＭ２とサー
ビス処理装置５とはラム・バス３及びサービス・バス４
によって接続されている。
を保用したデータ処理装置の要部構成を示すブロック図
である。図において、１は図示しない中央処理装置、チ
ャネル装置、主記憶装置等を有するとともに、それらの
装置のハードウェアを制御するためのマイクロ・プログ
ラムを初期マイクロ・プログラム・ロード時に格納する
制御用メモリとしてのＲＡＭ （ランダム・アクセス・
メモリ）を含み構成されるデータ処理装置本体、５はデ
ータ処理装置本体ｌの初期化処理及び制御を行うサービ
ス処理装置、６はサービス処理装置５に対するコマンド
の入力及び情報の表示を行う入出力装置、７はサービス
処理装置５の外部記憶装置であり、データ処理装置本体
１で使用する上記マイクロ・プログラムを予め格納した
固定ディスク、８はデータ処理に必要な情報やデータ処
理結果などを格納するフロッピ・ディスクである。なお
、マイクロ・プログラムはフロッピ・ディスク８に格納
してもよい。データ処理装置本体１内のＲＡＭ２とサー
ビス処理装置５とはラム・バス３及びサービス・バス４
によって接続されている。
次に第４図に示すフローチャートを参照して従来の初期
マイクロ・プログラム・ロード方式の動作について説明
する。データ処理装置への電源投入、電源スィッチなど
の押下げ、あるいは入出力装置６からのコマンドの入力
などで、データ処理装置本体１に対する初期マイクロ・
プログラム・ロード（ＩＭＰＬ）が指令されると（ステ
ップＳ１）、サービス処理装置（ＳＶＰ）５は固定ディ
スク７から制？ｎ用マイクロ・プログラムを読み出しく
ステップＳ２）、サービス・バス４及びラム・バス３を
経由してそのマイクロ・プログラムをＲＡＭ２へ転送す
る（ステップＳ３）。次に、データ処理装置本体ｌ内の
図示しない中央処理装置はマイクロ・プログラムの転送
が完了したと判断すると（ステップ３４） 、ＲＡＭＺ
内のマイクロ・プログラムを読み出し、そのプログラム
に従った処理を開始する（ステップＳ５）。
マイクロ・プログラム・ロード方式の動作について説明
する。データ処理装置への電源投入、電源スィッチなど
の押下げ、あるいは入出力装置６からのコマンドの入力
などで、データ処理装置本体１に対する初期マイクロ・
プログラム・ロード（ＩＭＰＬ）が指令されると（ステ
ップＳ１）、サービス処理装置（ＳＶＰ）５は固定ディ
スク７から制？ｎ用マイクロ・プログラムを読み出しく
ステップＳ２）、サービス・バス４及びラム・バス３を
経由してそのマイクロ・プログラムをＲＡＭ２へ転送す
る（ステップＳ３）。次に、データ処理装置本体ｌ内の
図示しない中央処理装置はマイクロ・プログラムの転送
が完了したと判断すると（ステップ３４） 、ＲＡＭＺ
内のマイクロ・プログラムを読み出し、そのプログラム
に従った処理を開始する（ステップＳ５）。
ところが、上述したような従来の初期マイクロ・プログ
ラム・ロード方式では初期マイクロ・プログラム・ロー
ドを行うには固定ディスク７などの外部記憶装置からマ
イクロ・プログラムを一旦サービス処理装置５に読み出
して、その後、データ処理装置本体ｌ内のＲＡＭ２に転
送するので、初期マイクロ・プログラム・ロード時間が
多くかかるという問題点があった。
ラム・ロード方式では初期マイクロ・プログラム・ロー
ドを行うには固定ディスク７などの外部記憶装置からマ
イクロ・プログラムを一旦サービス処理装置５に読み出
して、その後、データ処理装置本体ｌ内のＲＡＭ２に転
送するので、初期マイクロ・プログラム・ロード時間が
多くかかるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、データ処理装置本体内の制御用メモリにマイ
クロ・プログラムを高速に転送することにより初期マイ
クロ・プログラム・ロード時間の短縮化を図れる初期マ
イクロ・プログラム・ロード方式を得ることを目的とす
る。
たもので、データ処理装置本体内の制御用メモリにマイ
クロ・プログラムを高速に転送することにより初期マイ
クロ・プログラム・ロード時間の短縮化を図れる初期マ
イクロ・プログラム・ロード方式を得ることを目的とす
る。
この発明に係る初期マイクロ・プログラム・ロド方式は
、データ処理装置本体ｌに、予めマイクロ・プログラム
を格納した書き換え可能な読出し専用メモリ （ＲＯＭ
２１）を設け、外部記憶装置（固定ディスク７）にはマ
イクロ・プログラムを格納せず、初期マイクロ・プログ
ラム・ロード時に続出し専用メモリ（ＲＯＭ２１）から
マイクロ・プログラムを読み出し、制御用メモリ （Ｒ
ＡＭ２）にそのマイクロ・プログラムを転送することを
特徴とするものである。
、データ処理装置本体ｌに、予めマイクロ・プログラム
を格納した書き換え可能な読出し専用メモリ （ＲＯＭ
２１）を設け、外部記憶装置（固定ディスク７）にはマ
イクロ・プログラムを格納せず、初期マイクロ・プログ
ラム・ロード時に続出し専用メモリ（ＲＯＭ２１）から
マイクロ・プログラムを読み出し、制御用メモリ （Ｒ
ＡＭ２）にそのマイクロ・プログラムを転送することを
特徴とするものである。
初期マイクロ・プログラム・ロードが開始すると、読出
し専用メモリ （ＲＯＭ２１）からマイクロ・プログラ
ムが読み出され、制御用メモリ （ＲＡＭ２）に転送さ
れる。この後、データ処理装置本体Ｉは制御用メモリ
（ＲＡＭ２）に格納されたマイクロ・プログラムに従っ
て処理を実行する。
し専用メモリ （ＲＯＭ２１）からマイクロ・プログラ
ムが読み出され、制御用メモリ （ＲＡＭ２）に転送さ
れる。この後、データ処理装置本体Ｉは制御用メモリ
（ＲＡＭ２）に格納されたマイクロ・プログラムに従っ
て処理を実行する。
第１図はこの発明の一実施例に係る初期マイクロ・プロ
グラム・ロード方式を採用したデータ処理装置の要部構
成を示すブロック図である。第１図において、第３図に
示す構成要素に対応するものには同一の符号を付し、そ
の説明を省略する。
グラム・ロード方式を採用したデータ処理装置の要部構
成を示すブロック図である。第１図において、第３図に
示す構成要素に対応するものには同一の符号を付し、そ
の説明を省略する。
第１図において、２１はデータ処理装置本体１に設けら
れ、マイクロ・プログラムを予め格納した書き換え可能
な読出し専用メモリであるＲＯＭ（リード・オンリ・メ
モリ）、２２はＲＯＭ２１とサービス・バス４とを接続
する本体側のロム・バス、２３はＲＯＭ２１とＲＡＭ２
とを接続する内部バスである。
れ、マイクロ・プログラムを予め格納した書き換え可能
な読出し専用メモリであるＲＯＭ（リード・オンリ・メ
モリ）、２２はＲＯＭ２１とサービス・バス４とを接続
する本体側のロム・バス、２３はＲＯＭ２１とＲＡＭ２
とを接続する内部バスである。
次に第２図に示すフローチャートを参照してこの実施例
の初期マイクロ・プログラム・ロード方式の動作につい
て説明する。データ処理装置への電源投入、電源スィッ
チ等の押下げ、あるいは入出力装置６からのコマンドの
入力などで、データ処理装置本体ｌに対する初期マイク
ロ・プログラム・ロードが指令されると（ステップＮ１
）、す−ビス処理装置５は、サービス・バス４及びロム
・バス２２を介してＲＯＭ２１にデ〜りの読み出しを指
示するとともに、サービス・バス４及びラム・バス３を
介してデータの書き込みを指示することにより、ＲＯＭ
２１からＲＡＭ２へのデータ転送を起動する（ステップ
Ｎ２）。これによりＲＯＭ２１からＲＡＭ２へ内部バス
２３を介してマイクロ・プログラムのデータ転送が行わ
れる（ステップＮ３）。次に、データ処理装置本体１内
の図示しない中央処理装置はマイクロ・プログラムの転
送が完了したと判断すると（ステップＮ４） 、ＲＡＭ
Ｚ内のマイクロ・プログラムを読み出し、そのプログラ
ムに従った処理を開始する（ステップＮ５）。
の初期マイクロ・プログラム・ロード方式の動作につい
て説明する。データ処理装置への電源投入、電源スィッ
チ等の押下げ、あるいは入出力装置６からのコマンドの
入力などで、データ処理装置本体ｌに対する初期マイク
ロ・プログラム・ロードが指令されると（ステップＮ１
）、す−ビス処理装置５は、サービス・バス４及びロム
・バス２２を介してＲＯＭ２１にデ〜りの読み出しを指
示するとともに、サービス・バス４及びラム・バス３を
介してデータの書き込みを指示することにより、ＲＯＭ
２１からＲＡＭ２へのデータ転送を起動する（ステップ
Ｎ２）。これによりＲＯＭ２１からＲＡＭ２へ内部バス
２３を介してマイクロ・プログラムのデータ転送が行わ
れる（ステップＮ３）。次に、データ処理装置本体１内
の図示しない中央処理装置はマイクロ・プログラムの転
送が完了したと判断すると（ステップＮ４） 、ＲＡＭ
Ｚ内のマイクロ・プログラムを読み出し、そのプログラ
ムに従った処理を開始する（ステップＮ５）。
なお、ＲＯＭ２１内のマイクロ・プログラムを変更する
場合はサービス処理装置５によりサービス・バス４及び
ロム・バス２２を介してＲＯＭ２１の内容を書き換える
か、ＲＯＭ２１自体を交換してマイクロ・プログラムを
変更してもよい。
場合はサービス処理装置５によりサービス・バス４及び
ロム・バス２２を介してＲＯＭ２１の内容を書き換える
か、ＲＯＭ２１自体を交換してマイクロ・プログラムを
変更してもよい。
以上のように本発明によれば、予めマイクロ・プログラ
ムを格納した書き換え可能な読出し専用メモリをデータ
処理装置本体に設け、初期マイクロ・プログラム・ロー
ド時に上記読出し専用メモリから制御用メモリへマイク
ロ・プログラムを転送するようにしたので、マイクロ・
プログラムの転送が高速に行われ、これにより初期マイ
クロ・プログラム・ロード時間の短縮化が図れるという
効果が得られる。
ムを格納した書き換え可能な読出し専用メモリをデータ
処理装置本体に設け、初期マイクロ・プログラム・ロー
ド時に上記読出し専用メモリから制御用メモリへマイク
ロ・プログラムを転送するようにしたので、マイクロ・
プログラムの転送が高速に行われ、これにより初期マイ
クロ・プログラム・ロード時間の短縮化が図れるという
効果が得られる。
第１図はこの発明の一実施例に係る初期マイクロ・プロ
グラム・ロード方式を採用したデータ処理装置の要部構
成を示すブロック図、第２図はこの実施例の動作を説明
するためのフローチャート、第３図は従来の初期マイク
ロ・プログラム・ロード方式を採用したデータ処理装置
の要部構成を示すブロック図、第４図はこの従来例の動
作を説明するためのフローチャートである。 １・・・データ処理装置本体、２・・・ＲＡＭ（制御用
メモリ）、７・・・固定ディスク（外部記憶装置）、２
１・・・ＲＯＭ （書き換え可能な読出し専用メモリ）
。 代理人 大 岩 増 雄（ほか２名）第１図 第２図 実３図 嘉４図 手続補正書（自発） 工４鵠１年 ３月３１ｍ１
グラム・ロード方式を採用したデータ処理装置の要部構
成を示すブロック図、第２図はこの実施例の動作を説明
するためのフローチャート、第３図は従来の初期マイク
ロ・プログラム・ロード方式を採用したデータ処理装置
の要部構成を示すブロック図、第４図はこの従来例の動
作を説明するためのフローチャートである。 １・・・データ処理装置本体、２・・・ＲＡＭ（制御用
メモリ）、７・・・固定ディスク（外部記憶装置）、２
１・・・ＲＯＭ （書き換え可能な読出し専用メモリ）
。 代理人 大 岩 増 雄（ほか２名）第１図 第２図 実３図 嘉４図 手続補正書（自発） 工４鵠１年 ３月３１ｍ１
Claims (1)
- ハードウェアを制御するためのマイクロ・プログラム
を初期マイクロ・プログラム・ロード時に格納する制御
用メモリを含み構成されるデータ処理装置本体と、上記
マイクロ・プログラムなどを予め格納する外部記憶装置
とを備え、初期マイクロ・プログラム・ロード時に上記
外部記憶装置からマイクロ・プログラムを読み出し、上
記制御用メモリにそのマイクロ・プログラムを転送する
初期マイクロ・プログラム・ロード方式において、上記
データ処理装置本体に、予め上記マイクロ・プログラム
を格納した書き換え可能な読出し専用メモリを設け、上
記外部記憶装置には上記マイクロ・プログラムを格納せ
ず、初期マイクロ・プログラム・ロード時に上記読出し
専用メモリからマイクロ・プログラムを読み出し、上記
制御用メモリにそのマイクロ・プログラムを転送するこ
とを特徴とする初期マイクロ・プログラム・ロード方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9716688A JPH01267734A (ja) | 1988-04-20 | 1988-04-20 | 初期マイクロ・プログラム・ロード方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9716688A JPH01267734A (ja) | 1988-04-20 | 1988-04-20 | 初期マイクロ・プログラム・ロード方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01267734A true JPH01267734A (ja) | 1989-10-25 |
Family
ID=14184988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9716688A Pending JPH01267734A (ja) | 1988-04-20 | 1988-04-20 | 初期マイクロ・プログラム・ロード方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01267734A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0451225A (ja) * | 1990-06-19 | 1992-02-19 | Canon Inc | カメラのデータ記録装置 |
-
1988
- 1988-04-20 JP JP9716688A patent/JPH01267734A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0451225A (ja) * | 1990-06-19 | 1992-02-19 | Canon Inc | カメラのデータ記録装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4943911A (en) | System for loading initial program loader routine into secondary computer without bootstrap ROM | |
| JPH01267734A (ja) | 初期マイクロ・プログラム・ロード方式 | |
| JPH06208525A (ja) | 処理装置の動作モード切替え方法 | |
| JPH02105962A (ja) | システム起動装置 | |
| JPS62281005A (ja) | プログラマブル・コントロ−ラのプログラミングシステム | |
| JPH09128244A (ja) | 制御装置 | |
| JP2508690B2 (ja) | プログラマブル・コントロ−ラ | |
| JPH10133719A (ja) | プログラマブルコントローラ | |
| JPH10268914A (ja) | プログラマブルコントローラ | |
| JPH02129745A (ja) | コンピュータ | |
| JPS6329301B2 (ja) | ||
| JPS6046747B2 (ja) | 初期プログラム読込方式 | |
| JPH02247731A (ja) | 情報処理装置 | |
| JPH0287227A (ja) | データ処理装置 | |
| JPS59206948A (ja) | 情報処理装置 | |
| JPH04148334A (ja) | システム立ち上げ処理方式 | |
| JPS62248052A (ja) | 端末処理システム | |
| JPH02201626A (ja) | ディスク・キュッシュ装置 | |
| JPH10133720A (ja) | プログラマブルコントローラ | |
| JPH03110504U (ja) | ||
| JPH02163825A (ja) | 情報処理装置 | |
| JPS63311446A (ja) | 論理装置の電源切断投入機能試験方式 | |
| JPS63174151A (ja) | 情報処理装置 | |
| JPS61236098A (ja) | Ｒｏｍプログラム制御装置 | |
| JPH02155035A (ja) | マイクロ命令制御装置 |