JPH02120790A - 強誘電性液晶表示装置および表示制御装置 - Google Patents
強誘電性液晶表示装置および表示制御装置Info
- Publication number
- JPH02120790A JPH02120790A JP63273181A JP27318188A JPH02120790A JP H02120790 A JPH02120790 A JP H02120790A JP 63273181 A JP63273181 A JP 63273181A JP 27318188 A JP27318188 A JP 27318188A JP H02120790 A JPH02120790 A JP H02120790A
- Authority
- JP
- Japan
- Prior art keywords
- display
- flag
- line
- liquid crystal
- ferroelectric liquid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 title claims description 34
- 230000015654 memory Effects 0.000 claims abstract description 22
- 238000012546 transfer Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、強誘電性液晶（以下、ＦＬＣという）の表示
制御を行なう強誘電性液晶制御装置に関する。
制御を行なう強誘電性液晶制御装置に関する。
［従来技術］
従来、この種の強誘電性液晶制御装置では、ＦＬＣ表示
器の部分書き込みを行なうために、同一構成゛の表示メ
モリを複数持ち内容を比較するか、あるいは描画器自身
がソフトウェアなどで制御する必要があった。
器の部分書き込みを行なうために、同一構成゛の表示メ
モリを複数持ち内容を比較するか、あるいは描画器自身
がソフトウェアなどで制御する必要があった。
［発明が解決しようとする課題］
しかしながら、表示用メモリを複数持つ方式では比較的
大容量のメモリを必要とするためコストアップとなり、
またソフトウェアで制御を行なう方式では過去から使用
しているソフトウェアに対し部分書き込みのための制御
シーケンスを書き加える必要がありそのまま使えないと
いう欠点があった。
大容量のメモリを必要とするためコストアップとなり、
またソフトウェアで制御を行なう方式では過去から使用
しているソフトウェアに対し部分書き込みのための制御
シーケンスを書き加える必要がありそのまま使えないと
いう欠点があった。
本発明は、上述の従来形における問題点に鑑み、大容量
の表示用メモリを二面持つことなく低コストであって、
さらに過去から使用しているソフトウェアを大幅に変更
することなしに、表示データの部分書き込みを検出する
ことができる強誘電性液晶制御装置を提供することを目
的とする。
の表示用メモリを二面持つことなく低コストであって、
さらに過去から使用しているソフトウェアを大幅に変更
することなしに、表示データの部分書き込みを検出する
ことができる強誘電性液晶制御装置を提供することを目
的とする。
［課題を解決するための手段および作用］上記の目的を
達成するため、本発明に係る強誘電性液晶制御装置は、
表示の１ライン中１ドツトでも変化すればＦＬＣ表示器
に１ラインの表示データを送らなければならないことに
注目し、表示ラインごとに書き替えられたことを記憶す
るフラグを設けることにより、少ないビット数のメモリ
の付加で部分書ぎ込みの検出を可能にしたものである。
達成するため、本発明に係る強誘電性液晶制御装置は、
表示の１ライン中１ドツトでも変化すればＦＬＣ表示器
に１ラインの表示データを送らなければならないことに
注目し、表示ラインごとに書き替えられたことを記憶す
るフラグを設けることにより、少ないビット数のメモリ
の付加で部分書ぎ込みの検出を可能にしたものである。
［実施例］
以下、図面を用いて本発明の詳細な説明する。
第１図は、本発明の一実施例に係る強誘電性液晶制御装
置および周辺回路の構成を示すブロック図である。同図
において、１はＣＰＵなとの描画器、２は描画器１が自
由に読み書きできる表示用メモリ（ＶＲＡＭ）、３は描
画器１がＶＲＡＭ２に書き込みを行なった時にオンされ
るフラグである。このフラグ３はＦＬＣパネルの表示ラ
インに対応する数だけ設けられており、ＶＲＡＭ２の中
のある表示ラインに相当するアドレスに書き込みが行な
われた場合に、その表示ラインに対応するフラグをオン
しておき部分書き込みが行なわれたことを記憶しておく
ものである。４は表示アドレスを発生しあるいはフラグ
３のチエツクとリセットなどを行なうシーケンサ、５は
表示を行なうＦＬＣパネルである。
置および周辺回路の構成を示すブロック図である。同図
において、１はＣＰＵなとの描画器、２は描画器１が自
由に読み書きできる表示用メモリ（ＶＲＡＭ）、３は描
画器１がＶＲＡＭ２に書き込みを行なった時にオンされ
るフラグである。このフラグ３はＦＬＣパネルの表示ラ
インに対応する数だけ設けられており、ＶＲＡＭ２の中
のある表示ラインに相当するアドレスに書き込みが行な
われた場合に、その表示ラインに対応するフラグをオン
しておき部分書き込みが行なわれたことを記憶しておく
ものである。４は表示アドレスを発生しあるいはフラグ
３のチエツクとリセットなどを行なうシーケンサ、５は
表示を行なうＦＬＣパネルである。
第２図は、ｌ１４０ Ｘ ４００ ドツト構成のＦＬＣ
パネル５を用いた場合のＶＲＡＭ２およびフラグ３の関
係を示す。なお、アドレスあるいはデータは１６進でｘ
ｘＨと表記するものとする。例えば、０１Ｈは１６進の
０１° ４ＦＨは１６進の４Ｆ°を表わすものとする。
パネル５を用いた場合のＶＲＡＭ２およびフラグ３の関
係を示す。なお、アドレスあるいはデータは１６進でｘ
ｘＨと表記するものとする。例えば、０１Ｈは１６進の
０１° ４ＦＨは１６進の４Ｆ°を表わすものとする。
描画器ｌがＶＲＡＭ２のアドレスＯＯＨ〜４ＦＨの間に
書き込みを行なったときは、第２図に示すようにその範
囲は１ライン目の表示データなので、フラグ３のうち１
番目のフラグがセットされる。逆に１番目のフラグがセ
ットされているとぎは、ＶＲＡＭ２７７）００）１〜４
ＦＨのデータを一ライン目のデータとしてＦＬＣパネル
５へ転送する０通常、シーケンサ４はフラグ３のすべて
がセットされていないときはインターレース表示のリフ
レッシュを行なっている。フラグ３をチエツクしたとき
セットされているものがあれば、上記の要領でＶＲＡＭ
２のアドレスを計算しそのデータをＦＬＣパネル５に送
り、フラグ３のうちその表示ラインに対応するフラグを
リセットする。
書き込みを行なったときは、第２図に示すようにその範
囲は１ライン目の表示データなので、フラグ３のうち１
番目のフラグがセットされる。逆に１番目のフラグがセ
ットされているとぎは、ＶＲＡＭ２７７）００）１〜４
ＦＨのデータを一ライン目のデータとしてＦＬＣパネル
５へ転送する０通常、シーケンサ４はフラグ３のすべて
がセットされていないときはインターレース表示のリフ
レッシュを行なっている。フラグ３をチエツクしたとき
セットされているものがあれば、上記の要領でＶＲＡＭ
２のアドレスを計算しそのデータをＦＬＣパネル５に送
り、フラグ３のうちその表示ラインに対応するフラグを
リセットする。
本実施例の６４０ Ｘ ４００ ドツトのＦＬＣ表示器
の例では、フラグ３として４００ビツトのメモリを持つ
だけで部分書き込みのための検出を行なえる。
の例では、フラグ３として４００ビツトのメモリを持つ
だけで部分書き込みのための検出を行なえる。
また検出の精度は落ちるが、２ラインに１ビツトまたは
４ラインに１ビツトのフラグを用いて、例えば４ライン
のうち一ドツトでも書き替れば４ラインのデータをＦＬ
Ｃパネル５に送るようにしてもよい。このようにすれば
、フラグ３に用いるメモリはさらに少なくてすむ。例え
ば、前述した６４０ Ｘ４００ ドツトの表示器で２０
ラインを一行とし、これを２０行表示の文字表示器とし
て用いる場合には、行単位で書き替りを検出すれば十分
であり、このときはフラグ３として２０ビツトのメモリ
を追加すれば部分書き込みの検出が行なえることとなる
。
４ラインに１ビツトのフラグを用いて、例えば４ライン
のうち一ドツトでも書き替れば４ラインのデータをＦＬ
Ｃパネル５に送るようにしてもよい。このようにすれば
、フラグ３に用いるメモリはさらに少なくてすむ。例え
ば、前述した６４０ Ｘ４００ ドツトの表示器で２０
ラインを一行とし、これを２０行表示の文字表示器とし
て用いる場合には、行単位で書き替りを検出すれば十分
であり、このときはフラグ３として２０ビツトのメモリ
を追加すれば部分書き込みの検出が行なえることとなる
。
本発明で用いた部分書換え方式は、例えば米国特許第４
６５５５６１号公報や米国特許第４６９３５６３号公報
等に開示されたように、部分書換え領域のみの走査線に
走査選択信号を印加する方式を用いることができる。か
かる部分書換え方式は、表示画面内の文字訂正表示に限
らず、マルチウィンドウ表示、ウィンドウ内スクロール
表示や、ボインティング・デバイスからのカーソルやマ
ウス等の移動表示に利用することができる。
６５５５６１号公報や米国特許第４６９３５６３号公報
等に開示されたように、部分書換え領域のみの走査線に
走査選択信号を印加する方式を用いることができる。か
かる部分書換え方式は、表示画面内の文字訂正表示に限
らず、マルチウィンドウ表示、ウィンドウ内スクロール
表示や、ボインティング・デバイスからのカーソルやマ
ウス等の移動表示に利用することができる。
第３図は、マルチウィンドウ画面表示の一実施例である
。表示画面は、表示領域に各々異なった画面を表示した
ものである。ウィンドウ１はある集計結果を円グラフで
表現した画面、ウィンドウ２はウィンドウ１の集計結果
を表で表現した画面、ウィンドウ３はウィンドウ１の集
計結果を棒グラフで表現した画面を示す。また、ウィン
ドウ４では文章作成に関した動作をしている。そして、
背景は白の無地である。
。表示画面は、表示領域に各々異なった画面を表示した
ものである。ウィンドウ１はある集計結果を円グラフで
表現した画面、ウィンドウ２はウィンドウ１の集計結果
を表で表現した画面、ウィンドウ３はウィンドウ１の集
計結果を棒グラフで表現した画面を示す。また、ウィン
ドウ４では文章作成に関した動作をしている。そして、
背景は白の無地である。
ここで、いまウィンドウ４が作業画面であり、他のウィ
ンドウは静止画状態にあるとする。つまりウィンドウ４
は文章作成中で動画表示状態にある。この動画状態の具
体的動作は、スクロール、単語・文節の挿入や削除およ
びコピー、領域移動等である。これらの動作は比較的速
い動作が必要である。以下、表示動作例を挙げる。
ンドウは静止画状態にあるとする。つまりウィンドウ４
は文章作成中で動画表示状態にある。この動画状態の具
体的動作は、スクロール、単語・文節の挿入や削除およ
びコピー、領域移動等である。これらの動作は比較的速
い動作が必要である。以下、表示動作例を挙げる。
第１の例〜ウィンドウ４内の任意の一行に一文字を新た
に追加表示する。文字フォントは１６×１６ドツト構成
とする。−文字を新たに追加表示することは走査線１６
本を書換えることで、この走査線１６本のみを走査駆動
する。
に追加表示する。文字フォントは１６×１６ドツト構成
とする。−文字を新たに追加表示することは走査線１６
本を書換えることで、この走査線１６本のみを走査駆動
する。
第２の例〜ウィンドウ４がスムーズスクロール状態。
ウィンドウ４の占める走査線数は４００本であるとする
。スムーズスクロール表示は４００本の走査線のみを走
査駆動することによって、書換えることである。
。スムーズスクロール表示は４００本の走査線のみを走
査駆動することによって、書換えることである。
本発明で用いたリフレッシュ走査方式は、走査選択信号
を周期的に印加するものであるが、１フレーム走査（ま
たは１フイールド走査）で、一画面が形成される必要が
ある（言い換えると、−回の一走査線走査で、一走査線
上の画素がＦＬＣの暗状態に基づく黒表示と明状態に基
づく白表示との選択的な書込みを完了する必要がある）
。
を周期的に印加するものであるが、１フレーム走査（ま
たは１フイールド走査）で、一画面が形成される必要が
ある（言い換えると、−回の一走査線走査で、一走査線
上の画素がＦＬＣの暗状態に基づく黒表示と明状態に基
づく白表示との選択的な書込みを完了する必要がある）
。
特に、本発明で用いるリフレッシュ走査方式としては、
′走査選択信号を２本おき以上、好ましくは４本おき以
上（４本おき〜２０本おきが適している）で走査線に選
択印加する「マルチ・インターレース走査方式」が好ま
しい。
′走査選択信号を２本おき以上、好ましくは４本おき以
上（４本おき〜２０本おきが適している）で走査線に選
択印加する「マルチ・インターレース走査方式」が好ま
しい。
第４図（Ａ）は、走査選択信号Ｓｓ′、走査非選択信号
ＳＮ％白情報信号Ｉｗおよび黒情報信号Ｉ１１を表わし
ている。第４図（Ｂ）は、走査選択信号Ｓｓが印加され
た走査選択電極上の画素（走査電極と情報電極との交差
部）のうちの選択画素（白情報信号■１が印加された画
素で電圧（ｔ’ｗ−Ｓｓ）が印加される）に印加される
電圧波形、同じ走査選択電極上の非選択画素（黒情報信
号Ｉ８が印加された画素で電圧（Ｉａ−Ｓｓ）が印加さ
れる）に印加される電圧波形、および走査非選択信号が
印加された走査非選択電極上の２種の画素に印加される
電圧波形が示されている。
ＳＮ％白情報信号Ｉｗおよび黒情報信号Ｉ１１を表わし
ている。第４図（Ｂ）は、走査選択信号Ｓｓが印加され
た走査選択電極上の画素（走査電極と情報電極との交差
部）のうちの選択画素（白情報信号■１が印加された画
素で電圧（ｔ’ｗ−Ｓｓ）が印加される）に印加される
電圧波形、同じ走査選択電極上の非選択画素（黒情報信
号Ｉ８が印加された画素で電圧（Ｉａ−Ｓｓ）が印加さ
れる）に印加される電圧波形、および走査非選択信号が
印加された走査非選択電極上の２種の画素に印加される
電圧波形が示されている。
第４図（Ａ）および（Ｂ）によれば、位相ｔ。
で走査選択電極上の非選択画素にはＦＬＣの一方の閾値
電圧を超えた電圧である電圧（−（Ｖｌ ＋ｖ３））が
印加されて、ＦＬＣの一方の配向状態を生じることによ
って暗状態が生じ、黒の書込みが行なわれる。このとき
の位相ｔ、では、走査選択電極上の選択画素にはＦＬＣ
の閾値以下の電圧である電圧（−Ｖｌ ＋ｖ、）が印加
されて、ＦＬＣの配向状態に変化を生じない。位相ｔ２
で、走査選択電極上の選択画素には、ＦＬＣの他方の閾
値電圧を超え□た電圧である電圧（Ｖ２ ＋Ｖ３ ）が
印加されて、ＦＬＣが他方の配向状態に配向することに
よって明状態を生じ、白に書込まれる。また、位相ｔ２
で走査選択電極上の非選択画素には、ＦＬＣの閾値以下
の電圧である電圧（■、−Ｖ３）が印加されて、前の位
相１．での配向状態を変化させない。一方、走査非選択
電極上の画素には位相ｔ１とｔ２でＦＬＣの閾値電圧以
下の電圧である電圧±Ｖ、が印加される。このため、本
例においては、位相Ｔ、で選択された走査電極上の画素
に白か黒の書込みが行なわれ、続いて走査非選択信号が
印加された状態となつそｉ、前の書込み時の書込み状態
がそのまま維持されることになる。また本例においては
、位相Ｔ、で、書込み位相Ｔ１での情報信号に対して逆
極性の電圧が情報電極から印加される。したがって、第
４図（Ｃ）に示すように走査非選択時の画素には交流電
圧が印加され、ＦＬＣの閾値特性を改善することができ
る。
電圧を超えた電圧である電圧（−（Ｖｌ ＋ｖ３））が
印加されて、ＦＬＣの一方の配向状態を生じることによ
って暗状態が生じ、黒の書込みが行なわれる。このとき
の位相ｔ、では、走査選択電極上の選択画素にはＦＬＣ
の閾値以下の電圧である電圧（−Ｖｌ ＋ｖ、）が印加
されて、ＦＬＣの配向状態に変化を生じない。位相ｔ２
で、走査選択電極上の選択画素には、ＦＬＣの他方の閾
値電圧を超え□た電圧である電圧（Ｖ２ ＋Ｖ３ ）が
印加されて、ＦＬＣが他方の配向状態に配向することに
よって明状態を生じ、白に書込まれる。また、位相ｔ２
で走査選択電極上の非選択画素には、ＦＬＣの閾値以下
の電圧である電圧（■、−Ｖ３）が印加されて、前の位
相１．での配向状態を変化させない。一方、走査非選択
電極上の画素には位相ｔ１とｔ２でＦＬＣの閾値電圧以
下の電圧である電圧±Ｖ、が印加される。このため、本
例においては、位相Ｔ、で選択された走査電極上の画素
に白か黒の書込みが行なわれ、続いて走査非選択信号が
印加された状態となつそｉ、前の書込み時の書込み状態
がそのまま維持されることになる。また本例においては
、位相Ｔ、で、書込み位相Ｔ１での情報信号に対して逆
極性の電圧が情報電極から印加される。したがって、第
４図（Ｃ）に示すように走査非選択時の画素には交流電
圧が印加され、ＦＬＣの閾値特性を改善することができ
る。
第４図（Ｃ）は、ある表示状態を生じさせるための電圧
波形のタイミングチャートを示している。本例では、走
査選択信号を５本おきに走査電極に飛越し印加し、連続
する６つのフィールドで、隣合っていない走査電極に走
査選択信号が印加される。そして、走査電極を５本おき
に選択し、６回のフィールド走査で１フレーム走査（一
画面走査）することによって、低温時において走査選択
期間（”ｒ＋ ＋７２ ）が長く設定され、結果的に低
フレーム周波数の走査駆動（例えば５〜１０Ｈｚのフレ
ーム周波数）であっても、低フレーム周波数の走査駆動
に原因するフリッカ−の発生を顕著に抑制することがで
き、さらに連続する６つのフィールド走査で隣合ってい
ない走査電極を選択するように走査選択信号を印加する
ことによフて、画像流れを有効に解消することができる
。
波形のタイミングチャートを示している。本例では、走
査選択信号を５本おきに走査電極に飛越し印加し、連続
する６つのフィールドで、隣合っていない走査電極に走
査選択信号が印加される。そして、走査電極を５本おき
に選択し、６回のフィールド走査で１フレーム走査（一
画面走査）することによって、低温時において走査選択
期間（”ｒ＋ ＋７２ ）が長く設定され、結果的に低
フレーム周波数の走査駆動（例えば５〜１０Ｈｚのフレ
ーム周波数）であっても、低フレーム周波数の走査駆動
に原因するフリッカ−の発生を顕著に抑制することがで
き、さらに連続する６つのフィールド走査で隣合ってい
ない走査電極を選択するように走査選択信号を印加する
ことによフて、画像流れを有効に解消することができる
。
また、本発明で用いたＦＬＣ素子としては、米国特許第
４３６７９２４号公報、米国特許第４６３９０８９号公
報、米国特許第４６５５５６１号公報、米国特許第４５
９７８８７号公報および米国特許第４７１２８７３号等
に開示されたように、バルク状態下でカイラルスフタッ
ク０層が固有するらせん配列構造の形成を抑制するのに
十分に、セル圧（基板間隔）を薄く設定することによっ
て生じた双安定性配向状態を用いるのが好ましい。
４３６７９２４号公報、米国特許第４６３９０８９号公
報、米国特許第４６５５５６１号公報、米国特許第４５
９７８８７号公報および米国特許第４７１２８７３号等
に開示されたように、バルク状態下でカイラルスフタッ
ク０層が固有するらせん配列構造の形成を抑制するのに
十分に、セル圧（基板間隔）を薄く設定することによっ
て生じた双安定性配向状態を用いるのが好ましい。
［発明の効果］
以上説明したように、本発明によれば、ＦＬＣ表示器の
各表示ラインに対応して、部分書き込みが行なわれたこ
とを示すフラグを備えているので、表示用メモリを二つ
持ち比較する方法に比べて数百分の−のメモリの追加で
部分書き込みの検出を行なうことができる。したがって
、表示メモリを減少させた簡易な回路によるハードウェ
アのみで実現可能としたもので、広大なソフトウェアを
容易に使用することができる利点がある。また、本発明
によれば、表示メモリ中の任意の表示ラインに対応する
位置に表示データの部分的な書換えが発生した場合にそ
の表示ラインに対応するフラグをセットし、そのフラグ
を参照することによって、部分的に書換えた表示デニタ
のみを転送し、これによって低フレーム周波数の走査駆
動であっても、ボインティング・デバイス等からのマウ
スを高速に移動表示させることが可能になった。
各表示ラインに対応して、部分書き込みが行なわれたこ
とを示すフラグを備えているので、表示用メモリを二つ
持ち比較する方法に比べて数百分の−のメモリの追加で
部分書き込みの検出を行なうことができる。したがって
、表示メモリを減少させた簡易な回路によるハードウェ
アのみで実現可能としたもので、広大なソフトウェアを
容易に使用することができる利点がある。また、本発明
によれば、表示メモリ中の任意の表示ラインに対応する
位置に表示データの部分的な書換えが発生した場合にそ
の表示ラインに対応するフラグをセットし、そのフラグ
を参照することによって、部分的に書換えた表示デニタ
のみを転送し、これによって低フレーム周波数の走査駆
動であっても、ボインティング・デバイス等からのマウ
スを高速に移動表示させることが可能になった。
第１図は、本発明の一実施例に係る強訪電性液晶制御装
置および周辺回路の構成を示すブロック図、 第２図は、上記実施例の装置のＶＲＡＭのメモリマツプ
およびフラグとの関係を示す図、第３図は、本発明で用
いた画像表示の一例を示した表示画面図、 第４図（Ａ）〜（Ｃ）は、本発明で用いた駆動波形図で
ある。 １：描画器、 ２：表示用メモリ、 ヰ２フラグ、 ４：シーケンサ、 ５：表示用ＦＬＣパネル。
置および周辺回路の構成を示すブロック図、 第２図は、上記実施例の装置のＶＲＡＭのメモリマツプ
およびフラグとの関係を示す図、第３図は、本発明で用
いた画像表示の一例を示した表示画面図、 第４図（Ａ）〜（Ｃ）は、本発明で用いた駆動波形図で
ある。 １：描画器、 ２：表示用メモリ、 ヰ２フラグ、 ４：シーケンサ、 ５：表示用ＦＬＣパネル。
Claims (2)
- （１）表示データを蓄積する表示メモリを具備し、該表
示メモリに蓄積された表示データを強誘電性液晶表示器
に転送するための強誘電性液晶制御装置であって、 上記液晶表示器の表示ラインに対応するフラグと、上記
表示メモリ中の任意の表示ラインに対応する位置に表示
データの書き込みが発生した場合にその表示ラインに対
応するフラグをセットする手段とを具備し、上記フラグ
を参照することにより、表示ラインに対応する位置の表
示データの転送を制御することを特徴とする強誘電性液
晶制御装置。 - （２）表示データを蓄積する表示メモリを具備し、該表
示メモリに蓄積された表示データを強誘電性液晶表示器
に転送するための強誘電性液晶制御装置であって、 上記液晶表示器の表示ラインに対応するフラグと、上記
表示メモリ中の任意の表示ラインに対応する位置に表示
データの部分的な書換えが発生した場合にその表示ライ
ンに対応、るフラグをセットする手段とを具備し、上記
フラグを参照することにより、部分的に書換えた表示デ
ータのみを転送することを特徴とする強誘電性液晶制御
装置。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63273181A JP2652220B2 (ja) | 1988-10-31 | 1988-10-31 | 強誘電性液晶表示装置および表示制御装置 |
| AU43885/89A AU634725B2 (en) | 1988-10-31 | 1989-10-27 | Display system |
| DE68926212T DE68926212T2 (de) | 1988-10-31 | 1989-10-30 | Anzeigesystem |
| ES89120135T ES2088386T3 (es) | 1988-10-31 | 1989-10-30 | Sistema visualizador. |
| AT89120135T ATE136676T1 (de) | 1988-10-31 | 1989-10-30 | Anzeigesystem |
| EP89120135A EP0368117B1 (en) | 1988-10-31 | 1989-10-30 | Display system |
| KR1019890015719A KR940003426B1 (ko) | 1988-10-31 | 1989-10-31 | 디스플레이 시스템 |
| US08/217,133 US5760790A (en) | 1988-10-31 | 1994-03-24 | Display system |
| US08/432,007 US5629717A (en) | 1988-10-31 | 1995-05-01 | Display system |
| US08/463,865 US5896118A (en) | 1988-10-31 | 1995-06-06 | Display system |
| GR960401338T GR3019964T3 (en) | 1988-10-31 | 1996-05-20 | Display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63273181A JP2652220B2 (ja) | 1988-10-31 | 1988-10-31 | 強誘電性液晶表示装置および表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02120790A true JPH02120790A (ja) | 1990-05-08 |
| JP2652220B2 JP2652220B2 (ja) | 1997-09-10 |
Family
ID=17524227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63273181A Expired - Fee Related JP2652220B2 (ja) | 1988-10-31 | 1988-10-31 | 強誘電性液晶表示装置および表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2652220B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04278914A (ja) * | 1990-12-27 | 1992-10-05 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| US6734863B1 (en) | 1999-03-31 | 2004-05-11 | Nec Corporation | Display controller for display apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6363093A (ja) * | 1986-09-03 | 1988-03-19 | キヤノン株式会社 | 表示装置 |
-
1988
- 1988-10-31 JP JP63273181A patent/JP2652220B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6363093A (ja) * | 1986-09-03 | 1988-03-19 | キヤノン株式会社 | 表示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04278914A (ja) * | 1990-12-27 | 1992-10-05 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| US6734863B1 (en) | 1999-03-31 | 2004-05-11 | Nec Corporation | Display controller for display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2652220B2 (ja) | 1997-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760790A (en) | Display system | |
| JP3253481B2 (ja) | メモリインターフェイス回路 | |
| US5481274A (en) | Display control device | |
| US5408247A (en) | Information processing apparatus and display system with simultaneous partial rewriting scanning capability | |
| JPH0580720A (ja) | 表示制御装置 | |
| JP3133107B2 (ja) | 表示装置 | |
| US6157359A (en) | Display control apparatus | |
| US5896118A (en) | Display system | |
| JP2652221B2 (ja) | 強誘電性液晶表示装置および表示制御装置 | |
| US5675354A (en) | Liquid crystal apparatus | |
| JP3245229B2 (ja) | 表示制御装置および表示制御方法 | |
| JP2652220B2 (ja) | 強誘電性液晶表示装置および表示制御装置 | |
| JP2617345B2 (ja) | 強誘電性液晶制御装置 | |
| JP2577623B2 (ja) | 強誘電性液晶制御装置 | |
| JP3245230B2 (ja) | 表示制御装置および表示制御方法 | |
| JP3214871B2 (ja) | 表示制御装置および方法 | |
| JP2738845B2 (ja) | 表示装置及び駆動制御装置 | |
| JP2738846B2 (ja) | 情報処理装置 | |
| JP3227200B2 (ja) | 表示制御装置及び方法 | |
| JP2003186454A (ja) | 平面表示装置 | |
| JP2934277B2 (ja) | 表示制御装置及び表示制御方法 | |
| JP3483291B2 (ja) | 液晶素子の駆動方法および駆動装置ならびにそれらを用いた表示装置 | |
| JP2662427B2 (ja) | 情報処理装置 | |
| JP2632878B2 (ja) | 表示装置のマルチプレキシング駆動法 | |
| JP3187082B2 (ja) | 表示制御装置および表示制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |