JPH04278914A - 液晶電気光学装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】従来マイクロコンピューター、ワ
ードプロセッサー等の表示画面として使用されてきた液
晶電気光学装置は、ＳＴＮ（スーパーツイストネマチッ
ク液晶）または、薄膜トランジスタとＴＮ（ツイストネ
マチック液晶）を組み合わせた液晶パネルが多く用いら
れていた。

【０００２】これらのパネル自体の消費電力は、６４０
×４８０クラスのもので約２５０ｍＷ程度である。その
理由として、ネマチック系の液晶は電界が加わった時に
のみ動作をするため、表示をさせると言うことは常に電
界を加え続けると言うこと意味していた。そのために、
パネル駆動のための消費電力を押さえて、乾電池のよう
な低充電電池だけで５０〜８０時間程の動作を確保する
ことは困難であった。

【０００３】しかしながら、近年世の中の要求は軽薄短
小化の方向にあり、動作時間確保のための重たい充電池
を搭載することは懸念されていた。従って、通常の乾電
池でも十分長時間動作できる液晶パネルが求められてい
た。

【０００４】

【発明が解決しようとする課題】そこで提案されたもの
が、強誘電性液晶を用いたディスプレイであった。強誘
電性液晶は自発分極を有するために、螺旋がほどけるま
で液晶層の厚みを小さくした場合、界面安定状態（ＳＳ
ＦＬＣ）が出来、一度電界を加えたあとは、その電界を
取り去っても透過または非透過の状態が継続するメモリ
ー効果を得ることが出来た。

【０００５】このメモリー状態を利用することによって
、構成画面の中で書き換えたい部分にのみ、信号電界を
加えて表示を更新することで、従来のネマチック系の液
晶に比べて格段に消費電力を低減することが出来ると提
案されている。

【０００６】しかしながらこのメモリー性を強調した場
合、現実的には『焼け』と呼ばれる現象が起き、表示不
良をひきおこしている。『焼け』は一度透過なり非透過
なりの状態をメモリーさせて長時間放置した場合、次に
その逆の状態を表示使用としても完全な非透過または透
過の状態が得られず、コントラストの低下を引き起こし
ていた。

【０００７】これを解決する手段として、メモリー性を
極力押さえた液晶材料を用いて、表示を行なうことが有
効であることが判った。強誘電性液晶において、全くメ
モリー性の無いまたは自発分極を持たない組成物は存在
しえないが、『焼け』を解消するためにそれらを極力押
さえた場合、数画面分のメモリー性はあるものの、構成
画面の中で書き換えたい部分にのみ、信号電界を加えて
表示を更新するような方法を該強誘電性液晶組成物に適
用することは出来なかった。

【０００８】しかし、強誘電性液晶の持つ高速応答性に
ついては捨てがたく、この特徴を生かしたまま『焼け』
現象が解決されるような方法が求められていた。

【０００９】

【課題を解決するための手段】アモルファスシリコン等
を用いた薄膜トランジスタを構成画素のスイッチング素
子として、画素１個に対し、１個設けてスタティック駆
動する方法がネマチック系の液晶では多く実用化してい
る。

【００１０】しかしながら、強誘電性液晶にこれら従来
の薄膜トランジスタを用いた場合、ＴＦＴの出力、即ち
液晶にとっての入力（液晶電位という）の電圧ＶＬＣは
、しばしば“１”（Ｈｉｇｈ）となるべき時に“１”（
Ｈｉｇｈ）にならず、また、逆に“０”（Ｌｏｗ）とな
るべき時に“０”（Ｌｏｗ）にならない。これは、画素
に信号を加えるスィッチング素子、つまりＴＦＴの特性
に対称性がないために発生する。すなわち、画素電極へ
の充電の様子と放電の様子に電気特性上のかたよりがあ
るためである。そして、液晶はその動作において本来絶
縁性であり、また、ＴＦＴがオフの時に液晶電位（ＶＬ
Ｃ）は浮いた状態になる。この液晶は等価的にキャパシ
タであるため、そこに蓄積された電荷によりＶＬＣが決
められる。この電荷は液晶がＲＬＣで比較的小さい抵抗
となったり、ゴミやイオン性不純物の存在によりリーク
したり、またＴＦＴのゲイト絶縁膜のピンホールにより
ＲＧＳが生じた場合にはそこから電荷がもれ、ＶＬＣは
中途半端な状態になってしまう。また、自発分極からく
る誘電率の増大による容量値の増加のために、瞬間的に
流れる電流も大きく、従来のＴＦＴはＦＬＣには不向き
であり、限界があった。

【００１２】本発明は、画素に対してＮＴＦＴとＰＴＦ
Ｔとを相補構成として有し、前記ＰＴＦＴのソース（ド
レイン）部を一対の信号線のうちの第１の信号線に接続
し、前記ＮＴＦＴのソース（ドレイン）部を一対の信号
線のうちの第２の信号線に接続し、前記ＮＴＦＴとＰＴ
ＦＴのゲイト電極を共通に第３の信号線に接続し、前記
ＮＴＦＴおよびＰＴＦＴのドレイン（ソース）部を画素
電極と接続して設けられている電気回路を第一の基板と
基板上に電極およびリードを設けた第２の基板によって
、強誘電性を示す液晶組成物と前記液晶組成物の少なく
とも、初期における配向を行わせる手段を挟持した液晶
パネルを用いた。

【００１３】また、ＰＴＦＴとＮＴＦＴとのソース（ド
レイン）部を共通の第１の信号線に接続し、前記ＰＴＦ
ＴとＮＴＦＴとのドレイン（ソース）部を画素電極に接
続しさらに、前記ＰＴＦＴとＮＴＦＴとのゲイト電極を
共通の第２の信号線に接続した図５のような回路で示さ
れる液晶パネルにおいても同様に本発明を適用すること
ができる。

【００１４】該構成を取ることによって、メモリー性を
極力低減させた強誘電性液晶においても、『焼け』現象
が生じることなく、装置全体としてはメモリー表示が可
能となった。

【００１５】そこで、パネルの任意の時間に表示をして
いる内容を記憶している第１の電気的メモリーと、前記
任意時間から単位時間後の表示内容を記憶している第２
の電気的メモリーと、第１、第２の電気的メモリーの内
容を比較する機能を本装置の構成に加えることによって
書換えが必要な部分のみに、電気信号を加えることで表
示が出来、パネルにかかる消費電力を極力低減すること
が出来る。

【００１６】本発明の表示装置の構成としては、１つの
画素に２つまたはそれ以上のＣ／ＴＦＴを連結して１つ
のピクセルを構成せしめてもよい。さらに１つのピクセ
ルを２つまたはそれ以上に分割し、それぞれにＣ／ＴＦ
Ｔを１つまたは複数個連結してもよい。

【００１７】

【実施例１】本実施例では図１に示すような回路構成の
液晶表示装置を用いて説明を行う。この回路構成に対応
する実際の電極等の配置構成を図２に示している。これ
らは説明を簡単にする為２×２に相当する部分のみ記載
されている。また、実際の駆動信号波形を図３に示す。 これも説明を簡単にする為に４×４のマトリクス構成と
した場合の信号波形で説明を行う。

【００１８】まず、本実施例で使用する液晶表示装置の
作製方法を図４を使用して説明する。図４（Ａ）におい
て、石英ガラス等の高価でない７００℃以下、例えば約
６００℃の熱処理に耐え得るガラス５０上にマグネトロ
ンＲＦ（高周波）スパッタ法を用いてブロッキング層５
１としての酸化珪素膜を１０００〜３０００Åの厚さに
作製する。プロセス条件は酸素１００％雰囲気、成膜温
度１５℃、出力４００〜８００Ｗ、圧力０．５Ｐａとし
た。ターゲットに石英または単結晶シリコンを用いた成
膜速度は３０〜１００Å／分であった。

【００１９】この上にシリコン膜をＬＰＣＶＤ（減圧気
相）法、スパッタ法またはプラズマＣＶＤ法により形成
した。減圧気相法で形成する場合、結晶化温度よりも１
００〜２００℃低い４５０〜５５０℃、例えば５３０℃
でジシラン（Ｓｉ２Ｈ６）またはトリシラン（Ｓｉ３Ｈ
８）をＣＶＤ装置に供給して成膜した。反応炉内圧力は
３０〜３００Ｐａとした。成膜速度は５０〜２５０Å／
分であった。ＮＴＦＴとＰＴＦＴとのスレッシュホール
ド電圧（Ｖｔｈ）に概略同一に制御するため、ホウ素を
ジボランを用いて１×１０１５〜１×１０１８ｃｍ−３
の濃度として成膜中に添加してもよい。

【００２０】スパッタ法で行う場合、スパッタ前の背圧
を１×１０−５Ｐａ以下とし、単結晶シリコンをターゲ
ットとして、アルゴンに水素を２０〜８０％混入した雰
囲気で行った。例えばアルゴン２０％、水素８０％とし
た。成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、
スパッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａで
あった。

【００２１】プラズマＣＶＤ法により珪素膜を作製する
場合、温度は例えば３００℃とし、モノシラン（ＳｉＨ
４）またはジシラン（Ｓｉ２Ｈ６）を用いた。これらを
ＰＣＶＤ装置内に導入し、１３．５６ＭＨｚの高周波電
力を加えて成膜した。

【００２２】これらの方法によって形成された被膜は、
酸素が５×１０２１ｃｍ−３以下であることが好ましい
。この酸素濃度が高いと、結晶化させにくく、熱アニー
ル温度を高くまたは熱アニール時間を長くしなければな
らない。また少なすぎると、バックライトによりオフ状
態のリーク電流が増加してしまう。そのため４×１０１
９〜４×１０２１ｃｍ−３の範囲とした。水素は４×１
０２０ｃｍ−３であり、珪素４×１０２２ｃｍ−３とし
て比較すると１原子％であった。また、ソース、ドレイ
ンに対してより結晶化を助長させるため、酸素濃度を７
×１０１９ｃｍ−３以下、好ましくは１×１０１９ｃｍ
−３以下とし、ピクセル構成するＴＦＴのチャネル形成
領域のみに酸素をイオン注入法により５×１０２０〜５
×１０２１ｃｍ−３となるように添加してもよい。その
時周辺回路を構成するＴＦＴには光照射がなされないた
め、この酸素の混入をより少なくし、より大きいキャリ
ア移動度を有せしめることは、高周波動作をさせるため
る有効である。

【００２３】次に、アモルファス状態の珪素膜を５００
〜５０００Å、例えば１５００Åの厚さに作製の後、４
５０〜７００℃の温度にて１２〜７０時間非酸化物雰囲
気にて中温の加熱処理、例えば水素雰囲気下にて６００
℃の温度で保持した。珪素膜の下の基板表面にアモルフ
ァス構造の酸化珪素膜が形成されているため、この熱処
理で特定の核が存在せず、全体が均一に加熱アニールさ
れる。即ち、成膜時はアモルファス構造を有し、また水
素は単に混入しているのみである。

【００２４】アニールにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶伏態を呈す
る。特にシリコンの成膜後の状態で比較的秩序性の高い
領域は特に結晶化をして結晶状態となろうとする。しか
しこれらの領域間に存在する珪素により互いの結合がな
されるため、珪素同志は互いにひっぱりあう。レーザラ
マン分光により測定すると単結晶の珪素のピーク５２２
ｃｍ−１より低周波側にシフトしたピークが観察される
。それの見掛け上の粒径は半値巾から計算すると、５０
〜５００Åとマイクロクリスタルのようになっているが
、実際はこの結晶性の高い領域は多数あってクラスタ構
造を有し、各クラスタ間は互いに珪素同志で結合（アン
カリング）がされたセミアモルファス構造の被膜を形成
させることができた。

【００２５】結果として、被膜は実質的にグレインバウ
ンダリ（以下ＧＢという）がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるＧＢ
の明確に存在する多結晶珪素よりも高いキャリア移動度
となる。即ちホール移動度（μｈ）＝１０〜２００ｃｍ
２／ＶＳｅｃ、電子移動度（μｅ）＝１５〜３００ｃｍ
２／ＶＳｅｃが得られる。

【００２６】他方、上記の如き中温でのアニールではな
く、９００〜１２００℃の高温アニールにより被膜を多
結晶化すると、核からの固相成長により被膜中の不純物
の偏析がおきて、ＧＢには酸素、炭素、窒素等の不純物
が多くなり、結晶中の移動度は大きいが、ＧＢでのバリ
ア（障壁）を作ってそこでのキャリアの移動を阻害して
しまう。結果として１０ｃｍ２／Ｖｓｅｃ以上の移動度
がなかなか得られないのが実情である。即ち、本実施例
ではかくの如き理由により、セミアモルファスまたはセ
ミクリスタル構造を有するシリコン半導体を用いている
。

【００２７】図４（Ａ）において、珪素膜を第１のフォ
トマスク■にてフォトエッチングを施し、ＰＴＦＴ用の
領域１３（チャネル巾２０μｍ）を図面の右側に、ＮＴ
ＦＴ用の領域２２を左側に作製した。

【００２８】この上に酸化珪素膜をゲイト絶縁膜として
５００〜２０００Å例えば１０００Åの厚さに形成した
。これはブロッキング層としての酸化珪素膜の作製と同
一条件とした。この成膜中に弗素を少量添加し、ナトリ
ウムイオンの固定化をさせてもよい。

【００２９】この後、この上側にリンが１〜５×１０２
１ｃｍ−３の濃度に入ったシリコン膜またはこのシリコ
ン膜とその上にモリブデン（Ｍｏ）、タングステン（Ｗ
），ＭｏＳｉ２またはＷＳｉ２との多層膜を形成した。 これを第２のフォトマスク■にてパターニングして図４
（Ｂ）を得た。ＰＴＦＴ用のゲイト電極９、ＮＴＦＴ用
のゲイト電極２１を形成した。例えばチャネル長１０μ
ｍ、ゲイト電極としてリンドープ珪素を０．２μｍ、そ
の上にモリブデンを０．３μｍの厚さに形成した。　　
図４（Ｃ）において、フォトレジスト５７をフォトマス
ク■を用いて形成し、ＰＴＦＴ用のソース１２ドレイン
１０に対し、ホウ素を１〜５×１０１５ｃｍ−２のドー
ズ量でイオン注入法により添加した。　　次に図４（Ｄ
）の如く、フォトレジスト５６をフォトマスク■を用い
て形成した。ＮＴＦＴ用のソース２０、ドレイン１８と
してリンを１〜５×１０１５ｃｍ−２のドーズ量でイオ
ン注入法により添加した。

【００３０】これらはゲイト絶縁膜５４を通じて行った
。しかし図４（Ｂ）において、ゲイト電極９、２１をマ
スクとしてシリコン膜上の酸化珪素を除去し、その後、
ホウ素、リンを直接珪素膜中にイオン注入してもよい。

【００３１】次に、６００℃にて１０〜５０時間再び加
熱アニールを行った。ＰＴＦＴのソース１２ドレイン１
０ＮＴＦＴのソース２０、ドレイン１８を不純物を活性
化してＰ＋、Ｎ＋として作製した。またゲイト電極９、
２１下にはチャネル形成領域１１、１９がセミアモルフ
ァス半導体として形成されている。

【００３２】かくすると、セルフアライン方式でありな
がらも、７００℃以上にすべての工程で温度を加えるこ
とがなくＣ／ＴＦＴを作ることができる。そのため、基
板材料として、石英等の高価な基板を用いなくてもよく
、本発明の大画素の液晶表示装置にきわめて適したプロ
セスである。

【００３３】本実施例では熱アニールは図４（Ａ）、（
Ｄ）で２回行った。しかし図４（Ａ）のアニールは求め
る特性により省略し、双方を図４（Ｄ）のアニールによ
り兼ね製造時間の短縮を図ってもよい。図４（Ｅ）にお
いて、層間絶縁物６５を前記したスパッタ法により酸化
珪素膜の形成として行った。この酸化珪素膜の形成はＬ
ＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ法を用いてもよい
。例えば０．２〜０．６μｍの厚さに形成し、その後、
フォトマスク■を用いて電極用の窓６６を形成した。さ
らに、これら全体にアルミニウムをスパッタ法により形
成し、リード７１、７２およびコンタクト６７、６８を
フォトマスク■を用いて作製した後、表面を平坦化用有
機樹脂６９例えば透光性ポリイミド樹脂を塗布形成し、
再度の電極穴あけをフォトマスク■にて行った。

【００３４】図４（Ｆ）に示す如く２つのＴＦＴを相補
型構成とし、かつその出力端を液晶装置の一方の画素の
電極を透明電極としてそれに連結するため、スパッタ法
によりＩＴＯ（インジューム・スズ酸化膜）を形成した
。それをフォトマスク■によりエッチングし、電極１７
を構成させた。このＩＴＯは室温〜１５０℃で成膜し、
２００〜４００℃の酸素または大気中のアニールにより
成就した。

【００３５】かくの如くにしてＰＴＦＴ２２とＮＴＦＴ
１３と透明導電膜の電極７０とを同一ガラス基板５０上
に作製した。得られたＴＦＴの特性はＰＴＦＴで移動度
は２０（ｃｍ２／Ｖｓ）、Ｖｔｈは−５．９（Ｖ）で、
ＮＴＦＴで移動度は４０（ｃｍ２／Ｖｓ）、Ｖｔｈは５
．０（Ｖ）であった。

【００３６】上記の様な方法に従って作製された液晶装
置用の第一の基板と第二の基板としてガラス基板上に全
面に透明電極を設け、その後ＮＭＰ（ｎメチル２ピロリ
ドン）で希釈した５％のポリイミド前駆体溶液をオフセ
ット印刷法で転写し、５０℃で仮焼成の後、３８０℃窒
素雰囲気中で１時間本焼成を行なった。

【００３７】第一の基板の周囲にはスクリーン印刷法を
用いてエポキシ樹脂を幅１００μｍ厚み５０μｍ印刷し
た。第二の基板上にＩＰＡ（イソプロピルアルコール）
中に分散させた２．５μｍ径のＳｉＯ２球と４．５μｍ
径のエポキシ球を、基板上１ｍｍ２角あたりそれぞれ２
００個、５０個になるように散布をした。

【００３８】これら基板を張り合わせて、加圧、加熱に
よって液晶セルを形成し、この中に強誘電性液晶を封入
して液晶パネルを得た。

【００３９】図５に本実施例の構成を示す。任意の時間
に液晶パネル（２０１）に表示されている情報内容は、
第１の電気的メモリー（２０２）の中に記憶させてある
。一画面分のドットのＯＮ／ＯＦＦ情報がメモリー中の
Ｈ／Ｌに対応させてある。また本実施例では６４０×４
００の液晶装置を使用したため、２５６ＫバイトのＳＲ
ＡＭ（スタティック・ランダム・アクセス・メモリー）
を本実施例においては使用した。　　コンピューターま
たはワードプロセッサー等のＣＰＵ（２０３）で制御さ
れている画像情報は一度第２の電気的メモリー（２０４
）とに記憶させる。本実施例においてはこちらも２５６
ＫのＳＲＡＭを使用した。その理由としては、高速動作
が可能なためである。また更に第１、第２の電気的メモ
リーの内容を比較する機能（２０５）として、比較の結
果第一と第二のメモリー中の任意の対応番地の情報の排
他的論理和が『１』の際にドット書換のための制御を行
うことを特徴としている。

【００４０】ここで、図６にタイミングチャートを示す
。単位フレーム時間（３０５）はＬＣＤ書込み期間（３
０６）と制御期間（３１１）の２つの期間によって構成
されている。本実施例ではこの期間の長さを１４ｍ秒（
約７１．４Ｈｚ）とした。ＬＣＤへの実際の書込み（３
０７ａ〜ｃ）は前記ＬＣＤ書込み期間（３０６）中に行
なわれ、第一のメモリーと第二のメモリーの内容の比較
の結果、書換えが必要な部分にのみＬＣＤへの実際の書
込みが行なわれるために、ＬＣＤへの実際の書込み（３
０７ａ〜ｃ）の時間は各フレーム毎に異なる事になる。 制御期間（３１１）では、ＣＰＵから第二メモリーヘの
書込み期間の一部（３０８）とＬＣＤコントローラーか
ら第一メモリーへの書込み期間（３０９）と第一メモリ
ーと第二メモリーとの内容比較を行なう期間（３１０）
とが設けてある。

【００４１】本実施例では具体的に、ＬＣＤ書込み期間
（３０６）は１３．９ｍ秒、制御期間（３１１）は０．
１ｍ秒とした。

【００４２】

【実施例２】本実施例では図７に示すような回路構成の
液晶パネルを用いて説明を行う。図７に記載の様に、画
素に設けられたＣ／ＴＦＴ構成のＰＴＦＴとＮＴＦＴと
のソース（ドレイン）部を共通の第１の信号線３１また
は３２に接続し、前記ＰＴＦＴとＮＴＦＴとのドレイン
（ソース）部を画素電極１７に接続し、さらに、前記Ｐ
ＴＦＴとＮＴＦＴとのゲイト電極を共通の第２の信号線
３３に接続した液晶パネルとなっている。

【００４３】この回路構成に対応する実際の電極等の配
置構成を図８に示している。これらは説明を簡単にする
為２×２に相当する部分のみ記載されている。また、実
際の駆動信号波形を図９に示す。これも説明を簡単にす
る為に４×４のマトリクス構成とした場合の信号波形で
説明を行う。

【００４４】これらの製造プロセスは、実施例の１と同
様である。

【００４５】また、任意の時間に液晶パネルに表示され
ている情報内容は、第１の電気的メモリーの中に記憶さ
せてある。本実施例においてはＳＲＡＭを使用した。

【００４６】コンピューターまたはワードプロセッサー
等のＣＰＵで制御されている画像情報は一度第２の電気
的メモリーとに記憶させる。本実施例においてはこちら
もＳＲＡＭを使用した。その理由としては、高速動作が
可能なためである。また更に第１、第２の電気的メモリ
ーの内容を比較する機能として、比較の結果第一と第二
のメモリー中の任意の対応番地の情報の排他的論理和が
『１』の際にドット書換のための制御を行うことを特徴
としている。

【００４７】

【発明の効果】該構成を取ることによって、メモリー性
を極力低減させた強誘電性液晶においても、『焼け』現
象が生じることなく、装置全体としてはメモリー表示が
可能となった。

【００４８】パネルの任意の時間に表示をしている内容
を記憶している第１の電気的メモリーと、前記任意時間
から単位時間後の表示内容を記憶している第２の電気的
メモリーと、第１、第２の電気的メモリーの内容を比較
する機能を本装置の構成に加えることによって書換えが
必要な部分のみに、電気信号を加えることで表示が出来
、パネルにかかる消費電力を極力低減することが出来た
。具体的には、通常のワードプロセッサーの動作時の消
費電力をＳＴＮ液晶バネルと比較すると、ＳＴＮ液晶パ
ネルが平均２５０ｍＷであるのに対し、本発明の構成で
は、２０〜３０ｍＷ程度になり、ほぼ１／１０になるこ
とが判った。

【図面の簡単な説明】

【図１】本発明による回路構成を示す。

【図２】本発明による装置の構造を示す。

【図３】本発明による駆動方法を示す。

【図４】本発明によるプロセスフロウを示す。

【図５】本実施例によるブロックダイアグラムを示す。

【図６】本実施例によるタイミングチャートを示す。

【図７】本発明による回路構成を示す。

【図８】本発明による装置の構造を示す。

【図９】本発明による駆動方法を示す。

Claims (2)

【特許請求の範囲】
1. 【請求項１】基板上にマトリックス構成を有する信号線
   を有し、それぞれの画素電極にＰチャンネル型薄膜トラ
   ンジスタとＮチャンネル型薄膜トランジスタとを相補型
   に構成した相補型薄膜トランジスタを設け、該相補型薄
   膜トランジスタの入出力側の一方を前記画素電極へ、他
   の一方を前記画素電極へ、他の一方を前記マトリックス
   構成を有する一対の信号線の第１の信号線へ接続し、か
   つ前記相補型薄膜トランジスタのゲートを前記マトリッ
   クス構成を有する信号線の第２の信号線へ接続した電気
   回路を設けた第１の基板と、基板上に電極およびリード
   を設けた第２の基板によって、強誘電性を示す液晶組成
   物と前記液晶組成物の少なくとも初期における配向を行
   わせる手段を挟持した液晶パネルと、該液晶パネルの任
   意の時間に表示をしている内容を記憶している第１の電
   気的メモリーと前記任意時間から単位時間後の表示内容
   を記憶している第２の電気的メモリーと第１、第２の電
   気的メモリーの内容を比較する機能を有する液晶電気光
   学装置において、第１、第２の電気的メモリーとの対応
   ドットの排他的論理和が『１』の際にドット書換のため
   の制御を行うことを特徴とする液晶電気光学装置の駆動
   方法。
2. 【請求項２】基板上の画素に対してＮチャンネル型薄膜
   トランジスタと、Ｐチャンネル型薄膜トランジスタとを
   相補構成として有し、前記Ｎチャンネル型薄膜トランジ
   スタのリース（ドレイン）部を一対の信号線のうちの第
   １の信号線に接続し、前記Ｐチャンネル型薄膜トランジ
   スタのリース（ドレイン）部を一対の信号線のうちの第
   ２の信号線に接続し、前記Ｎチャンネル型薄膜トランジ
   スタとＰチャンネル型薄膜トランジスタのゲート電極を
   、共通に第３の信号線に接続し、前記Ｎチャンネル型薄
   膜トランジスタおよびＰチャンネル型薄膜トランジスタ
   のドレイン（リース）部を、画素電極と接続した電気回
   路を有する第１の基板と、基板上に電極およびリードを
   設けた第２の基板によって、強誘電性を示す液晶組成物
   と前記液晶組成物の少なくとも初期における配向を行わ
   せる手段を挟持した液晶パネルと、該液晶パネルの任意
   の時間に表示をしている内容を記憶している第１の電気
   的メモリーと前記任意時間から単位時間後の表示内容を
   記憶している第２の電気的メモリーと第１、第２の電気
   的メモリーの内容を比較する機能を有する液晶電気光学
   装置において、第１、第２の電気的メモリーとの対応ド
   ットの排他的論理和が『１』の際にドット書換のための
   制御を行うことを特徴とする液晶電気光学装置の駆動方
   法。