JPH02117160A - 円筒形半導体装置の製造方法 - Google Patents
円筒形半導体装置の製造方法Info
- Publication number
- JPH02117160A JPH02117160A JP27132588A JP27132588A JPH02117160A JP H02117160 A JPH02117160 A JP H02117160A JP 27132588 A JP27132588 A JP 27132588A JP 27132588 A JP27132588 A JP 27132588A JP H02117160 A JPH02117160 A JP H02117160A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- semiconductor device
- lead
- elements
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000005452 bending Methods 0.000 claims abstract description 3
- 239000012212 insulator Substances 0.000 claims 3
- 239000002184 metal Substances 0.000 claims 2
- 239000011347 resin Substances 0.000 abstract description 9
- 229920005989 resin Polymers 0.000 abstract description 9
- 239000000725 suspension Substances 0.000 abstract description 4
- 238000007789 sealing Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電子部品のうち樹脂封止型半導体装置の特
に円筒形半導体装置の製造方法に関するものである。
に円筒形半導体装置の製造方法に関するものである。
従来の円筒形半導体装置の製造方法のうち、先願である
特願昭６２−３００６７３号に示し７’ｊ３［極の素子
の例を第３−６図において説明する。第３図は従来の円
筒形半導体装置のフレームの斜視図、第４図は第３図の
フレームに半導体チップを組み立て友状況を示す斜視図
、第５図は第４図の状態から樹脂封止を行った状況を示
す斜視図、第６図は第５図の状態からリードを切断しｔ
状況を示す斜視図である。図において、＋２１ｄフレー
ム、１１１Ｆｉリード、（３）はダイパッド、（４）は
内部リード、（５１＃ｉ半導体チップ、（６）はワイヤ
、（７）はＩａｉ脂封止部、（８）はり−ドｌｒｌの切
断部、（旬は素子である。
特願昭６２−３００６７３号に示し７’ｊ３［極の素子
の例を第３−６図において説明する。第３図は従来の円
筒形半導体装置のフレームの斜視図、第４図は第３図の
フレームに半導体チップを組み立て友状況を示す斜視図
、第５図は第４図の状態から樹脂封止を行った状況を示
す斜視図、第６図は第５図の状態からリードを切断しｔ
状況を示す斜視図である。図において、＋２１ｄフレー
ム、１１１Ｆｉリード、（３）はダイパッド、（４）は
内部リード、（５１＃ｉ半導体チップ、（６）はワイヤ
、（７）はＩａｉ脂封止部、（８）はり−ドｌｒｌの切
断部、（旬は素子である。
次に製造方法について説明する。まず、第４図に示すご
とく半導体チップ（５）をダイパッド（３）に接着し、
ワイヤ（６）にエフ半導体テッ１（５）とリード（１１
の間を接続する。次に第５図に示すごとく樹脂で封止し
、樹脂封止部（７）を形成する。更に第６図に示すごと
く切断部（８）を切り離すことによってフレーム＋２）
より分離する。しかる後にリードｔｉｌｌ樹脂封止部（
２）の周囲を囲むように曲げ加工を行う。最後にリード
１１）上にリング状電極及びキャップ状電極（図示せず
）を装着することにより円筒形半導体装置が完成する。
とく半導体チップ（５）をダイパッド（３）に接着し、
ワイヤ（６）にエフ半導体テッ１（５）とリード（１１
の間を接続する。次に第５図に示すごとく樹脂で封止し
、樹脂封止部（７）を形成する。更に第６図に示すごと
く切断部（８）を切り離すことによってフレーム＋２）
より分離する。しかる後にリードｔｉｌｌ樹脂封止部（
２）の周囲を囲むように曲げ加工を行う。最後にリード
１１）上にリング状電極及びキャップ状電極（図示せず
）を装着することにより円筒形半導体装置が完成する。
先願の特願昭６２−３００６７３号に示す円筒形半導体
装置の製造方法では、リードの切断後１円筒形半導体装
置が傭々に分割されるため、次工程のリード加工工程に
おいて、個々に位置決めを行なわなければならず、整列
工程が必要となる問題点があつ几。
装置の製造方法では、リードの切断後１円筒形半導体装
置が傭々に分割されるため、次工程のリード加工工程に
おいて、個々に位置決めを行なわなければならず、整列
工程が必要となる問題点があつ几。
この発明は上記のような問題点を解消するｔめになされ
ｔもので、円筒形半導体装置の製造方法において、整列
工程を大幅に簡略にし、高精度で低コストなリード加工
工程を得ることを目的とする口 〔課題を解決する之めの手段〕 この発明に係る円筒形半導体装置の製造方法は。
ｔもので、円筒形半導体装置の製造方法において、整列
工程を大幅に簡略にし、高精度で低コストなリード加工
工程を得ることを目的とする口 〔課題を解決する之めの手段〕 この発明に係る円筒形半導体装置の製造方法は。
素子とフレームの接合部をリード以外に設けることに工
９、リードの切断後も素子とフレームの連続性を保ち、
次工程であるリード加工工程を素子がフレームにりなか
つｔ状態で実施するようにしｔものである。
９、リードの切断後も素子とフレームの連続性を保ち、
次工程であるリード加工工程を素子がフレームにりなか
つｔ状態で実施するようにしｔものである。
この発明に２ける円筒形半導体装置製造方法のリード加
工工程は、素子とフレームの連続性を保つｔ状態で実施
することにエリ、素子がフレーム上で高精度に位置決め
されて２す、フレームを位置決めすることでフレーム上
の複数個の素子が容易に位置決めされる。
工工程は、素子とフレームの連続性を保つｔ状態で実施
することにエリ、素子がフレーム上で高精度に位置決め
されて２す、フレームを位置決めすることでフレーム上
の複数個の素子が容易に位置決めされる。
以下、この発明の円筒形半導体装置の製造方法の一実施
例を第１図及び第２図にエリ説明する。
例を第１図及び第２図にエリ説明する。
第１図は円筒形半導体装置のフレームに半導体チップを
組み立てｔ状況を示す斜視図、第２図は第１図の状態か
ら樹脂封止全行つ死後、切断部を切り離し九状況を示す
斜視図である。図において［１，１〜（９）は第３図な
いし第６図の従来例に示したものと同等であるので説明
を省略する。αＯはつりリードである。
組み立てｔ状況を示す斜視図、第２図は第１図の状態か
ら樹脂封止全行つ死後、切断部を切り離し九状況を示す
斜視図である。図において［１，１〜（９）は第３図な
いし第６図の従来例に示したものと同等であるので説明
を省略する。αＯはつりリードである。
次に製造方法について説明する。第１図に示すごとくフ
レーム（２）に半導体チップ（５１？組み立て、次に第
２図に示すごとく樹脂封止部（７）で封止し、後にリー
ドＩｌｌの切断部（８）を切断するまでの工程は従来例
と同様である０この時、素子（９）はフレーム（２１上
の等ピンチ配列のま＼整列している。なぜなら、フレー
ム【２）と素子（９）はつりリードσ０によってつなか
つｔ状態を保っているからである。
レーム（２）に半導体チップ（５１？組み立て、次に第
２図に示すごとく樹脂封止部（７）で封止し、後にリー
ドＩｌｌの切断部（８）を切断するまでの工程は従来例
と同様である０この時、素子（９）はフレーム（２１上
の等ピンチ配列のま＼整列している。なぜなら、フレー
ム【２）と素子（９）はつりリードσ０によってつなか
つｔ状態を保っているからである。
しかる後にリード＋１１を樹脂封止部（７）の周囲を囲
むように曲げ加工を行なう。次につジリードαＱを切断
し、素子（９）にリング状電極及びギヤツブ状電Ｗを装
着することにより円筒形半導体装置が完成する０ なお、上記実施例ではトランジスタなどの３電極の場合
について説明しｔが、ダイオードなどの２電極の場合、
あるいはサイリスタなどの４電極の場合にも、この発明
は適用できる。
むように曲げ加工を行なう。次につジリードαＱを切断
し、素子（９）にリング状電極及びギヤツブ状電Ｗを装
着することにより円筒形半導体装置が完成する０ なお、上記実施例ではトランジスタなどの３電極の場合
について説明しｔが、ダイオードなどの２電極の場合、
あるいはサイリスタなどの４電極の場合にも、この発明
は適用できる。
この発明によれば、円筒形半導体装置のリード加工工程
に２ける整列、位置決め作業が大幅に合理化されるので
精度の高い、低コストの製造方法を得られる効果がある
。
に２ける整列、位置決め作業が大幅に合理化されるので
精度の高い、低コストの製造方法を得られる効果がある
。
ｖＪ１図はこの発明の一実施例による円筒形半導体装置
のフレームに半導体チップを組み立て九状況を示す斜視
図、第２図は第１図の状況から切断部切り離しまでの状
況を示す斜視図、第３図は従来の円筒形半導体装置のフ
レームの斜視図、第４図は第３図のフレームに半導体チ
ップを組み立て之状況を示す斜視図、第５図は第４図の
状態から樹脂封止全行なった状況を示す斜視図、第６図
は第５図の状況からリードを切断し之状況を示す斜視図
である。 図に３いて、ｉｌｌはリード、（２）はフレーム２（３
）はダイパッド、（４）は内部リード、（５）は半導体
チップ、（６）はワイヤ、（７）は樹脂封止部、（８）
は切断部、（９）に素子、αｃＩはつりリードである。 なお、図中、同一符号は同一、又は相当部分を示す。
のフレームに半導体チップを組み立て九状況を示す斜視
図、第２図は第１図の状況から切断部切り離しまでの状
況を示す斜視図、第３図は従来の円筒形半導体装置のフ
レームの斜視図、第４図は第３図のフレームに半導体チ
ップを組み立て之状況を示す斜視図、第５図は第４図の
状態から樹脂封止全行なった状況を示す斜視図、第６図
は第５図の状況からリードを切断し之状況を示す斜視図
である。 図に３いて、ｉｌｌはリード、（２）はフレーム２（３
）はダイパッド、（４）は内部リード、（５）は半導体
チップ、（６）はワイヤ、（７）は樹脂封止部、（８）
は切断部、（９）に素子、αｃＩはつりリードである。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 円筒形状の絶縁物と、上記円筒形状の絶縁物の側面より
、その側面の概ね法線方向に突出した金属リードを曲げ
ることにより上記円筒形状の絶縁物の周囲を取りまく形
状とした輪状の金属リードを少なくとも２本以上有する
円筒形半導体装置の製造方法において、フレームと半導
体装置が連続した状態でリード加工を実施するようにし
たことを特徴とする円筒形半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27132588A JPH02117160A (ja) | 1988-10-26 | 1988-10-26 | 円筒形半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27132588A JPH02117160A (ja) | 1988-10-26 | 1988-10-26 | 円筒形半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02117160A true JPH02117160A (ja) | 1990-05-01 |
Family
ID=17498480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27132588A Pending JPH02117160A (ja) | 1988-10-26 | 1988-10-26 | 円筒形半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02117160A (ja) |
-
1988
- 1988-10-26 JP JP27132588A patent/JPH02117160A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS629639A (ja) | 半導体装置の製造方法 | |
| JPH02278740A (ja) | 半導体装置のパッケージング方法 | |
| JPH088385A (ja) | 樹脂封止型半導体装置 | |
| JPH02117160A (ja) | 円筒形半導体装置の製造方法 | |
| JPS6195539A (ja) | 半導体装置およびその製造方法 | |
| JPS5930538Y2 (ja) | 半導体装置 | |
| JPH0732216B2 (ja) | 半導体装置 | |
| JP2555522Y2 (ja) | 樹脂封止型半導体装置 | |
| JPS5972755A (ja) | 半導体装置 | |
| JPH06326234A (ja) | 半導体装置用リードフレームおよび前記リードフレームを使用した半導体装置 | |
| JPH03283648A (ja) | 樹脂封止型半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS6149449A (ja) | 半導体装置の製造方法 | |
| JPS6221244A (ja) | 半導体装置 | |
| JPS6333851A (ja) | Ｉｃパツケ−ジ | |
| JPH04164345A (ja) | 樹脂封止半導体装置およびその製造方法 | |
| JPH02303056A (ja) | 半導体集積回路の製造方法 | |
| JPH02156662A (ja) | 樹脂封止型半導体装置 | |
| JPS63111659A (ja) | 半導体装置 | |
| JPH0513624A (ja) | 半導体装置 | |
| JPS639372B2 (ja) | ||
| JPS63110661A (ja) | 半導体集積回路用樹脂封止形パツケ−ジ | |
| JPS5976457A (ja) | デユアルインライン型半導体装置の製造方法 | |
| JPH08316371A (ja) | 樹脂封止型半導体装置 | |
| JPS62266844A (ja) | 半導体装置 |