JPH02115895A - ウィンドウメモリ回路 - Google Patents
ウィンドウメモリ回路Info
- Publication number
- JPH02115895A JPH02115895A JP63269769A JP26976988A JPH02115895A JP H02115895 A JPH02115895 A JP H02115895A JP 63269769 A JP63269769 A JP 63269769A JP 26976988 A JP26976988 A JP 26976988A JP H02115895 A JPH02115895 A JP H02115895A
- Authority
- JP
- Japan
- Prior art keywords
- window
- display
- line buffer
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 claims description 10
- 238000011094 buffer selection Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はウィンドウメモリ回路に関し、特にビットマツ
プデイスプレィにおけるウィンドウメモリ回路に関する
。
プデイスプレィにおけるウィンドウメモリ回路に関する
。
従来、−船釣には、ビットマツプデイスプレィにおける
マルチウィンドウ表示はそのすべてをソフトウェアで行
い、マルチウィンドウ表示の描画を繰返している。又、
ハードウェアにより表示画面をタイル状に分割し、各タ
イルにウィンドウメモリの任意のデータを表示する方法
も行われている。
マルチウィンドウ表示はそのすべてをソフトウェアで行
い、マルチウィンドウ表示の描画を繰返している。又、
ハードウェアにより表示画面をタイル状に分割し、各タ
イルにウィンドウメモリの任意のデータを表示する方法
も行われている。
上述した従来のウィンドウメモリ回路は、ソフトウェア
により描画を繰返す方法を用いており、ソフトウェアの
負担が大きく描画速度が遅くなるという問題点がある。
により描画を繰返す方法を用いており、ソフトウェアの
負担が大きく描画速度が遅くなるという問題点がある。
又、ハードウェアによりタイル状に表示データを切換え
る方式では、タイル内の細かい表示制御部分については
、やはりソフトウェアによる制御を用いているので、こ
の場合も描画の速度が遅くなるという問題点がある。
る方式では、タイル内の細かい表示制御部分については
、やはりソフトウェアによる制御を用いているので、こ
の場合も描画の速度が遅くなるという問題点がある。
本発明の目的は、マルチウィンドウ表示についてソフト
ウェアには負担をかけず、容易にマルチウィンドウ化を
行うことができ、それだけ高速なマルチウィンドウ表示
を行うことができるウィンドウメモリ回路を提供するこ
とにある。
ウェアには負担をかけず、容易にマルチウィンドウ化を
行うことができ、それだけ高速なマルチウィンドウ表示
を行うことができるウィンドウメモリ回路を提供するこ
とにある。
本発明のウィンドウメモリ回路は、
（Ａ）パラレルリードポートとパラレルライトポートと
シリアル出力ポートとを有し、マルチウィンドウ表示デ
ータを格納するｎ個（ｎは正の整数）のラインバッファ
メモリ、 （Ｂ）前記ラインバッファメモリのパラレルライトポー
ト側にアクセスするためのアドレス信号を送出するアド
レスデコーダ、 （Ｃ）前記ラインバッファメモリのシリアル出力ポート
から出力されるデータを選択し選択された信号を表示回
路に送出するセレクタ、（Ｄ）描画プロセッサから受信
したマルチウィンドウ表示の表示方法を指定する情報を
格納するウィンドウ状態メモリ、 （Ｅ）前記ウィンドウ状態メモリから送出されるマルチ
ウィンドウ表示の表示方法を指定する情報を受信し、前
記情報に従って、ｎ個の前記ラインバッファメモリに格
納されているデータをシリアル出力ポートから読出すた
めにデータアドレス信号を前記ラインバッファメモリに
送出し、且つ前記ラインバッファメモリから送出された
信号を選択するためのうくンバッファ選択信号を前記セ
レクタに送出するタイミング発生回路、 を備え、前記セレクタからマルチウィンドウ化されたＣ
ＲＴ表示シリアル信号を出力するように構成されている
。
シリアル出力ポートとを有し、マルチウィンドウ表示デ
ータを格納するｎ個（ｎは正の整数）のラインバッファ
メモリ、 （Ｂ）前記ラインバッファメモリのパラレルライトポー
ト側にアクセスするためのアドレス信号を送出するアド
レスデコーダ、 （Ｃ）前記ラインバッファメモリのシリアル出力ポート
から出力されるデータを選択し選択された信号を表示回
路に送出するセレクタ、（Ｄ）描画プロセッサから受信
したマルチウィンドウ表示の表示方法を指定する情報を
格納するウィンドウ状態メモリ、 （Ｅ）前記ウィンドウ状態メモリから送出されるマルチ
ウィンドウ表示の表示方法を指定する情報を受信し、前
記情報に従って、ｎ個の前記ラインバッファメモリに格
納されているデータをシリアル出力ポートから読出すた
めにデータアドレス信号を前記ラインバッファメモリに
送出し、且つ前記ラインバッファメモリから送出された
信号を選択するためのうくンバッファ選択信号を前記セ
レクタに送出するタイミング発生回路、 を備え、前記セレクタからマルチウィンドウ化されたＣ
ＲＴ表示シリアル信号を出力するように構成されている
。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。
第１図に示すウィンドウメモリ回路は、パラレルリード
ポートとパラレルライトポートとシリアル出力ポートと
を有しマルチウィンドウ表示データを格納するｎ個のラ
インバッファメモリ、ラインバッファメモリにアクセス
するためのアドレス信号を送出するアドレスデコーダ２
、ラインバッファメモリから出力されるデータを選択し
選択された信号を表示回路に送出するセレクタ３、描画
プロセッサから受信したマルチウィンドウ表示の表示方
法を指定する情報を格納するウィンドウ状態メモリ４、
ウィンドウ状態メモリ４から送出されるマルチウィンド
ウ表示の表示方法を指定する情報を受信し、ｎ 個のラ
インバッファメモリに格納されているデータを読出すた
めのデータアドレス信号をラインバッファメモリに送出
し、且つラインバッファメモリから送出された信号を選
択するためのラインバッファ選択信号をセレクタ３に送
出するタイミング発生回路らから構成されている。
ポートとパラレルライトポートとシリアル出力ポートと
を有しマルチウィンドウ表示データを格納するｎ個のラ
インバッファメモリ、ラインバッファメモリにアクセス
するためのアドレス信号を送出するアドレスデコーダ２
、ラインバッファメモリから出力されるデータを選択し
選択された信号を表示回路に送出するセレクタ３、描画
プロセッサから受信したマルチウィンドウ表示の表示方
法を指定する情報を格納するウィンドウ状態メモリ４、
ウィンドウ状態メモリ４から送出されるマルチウィンド
ウ表示の表示方法を指定する情報を受信し、ｎ 個のラ
インバッファメモリに格納されているデータを読出すた
めのデータアドレス信号をラインバッファメモリに送出
し、且つラインバッファメモリから送出された信号を選
択するためのラインバッファ選択信号をセレクタ３に送
出するタイミング発生回路らから構成されている。
次に、動作を説明する。
説明を簡単にするために１画素は１ビツトすなわちモノ
クロ２値で表現されるものとする。
クロ２値で表現されるものとする。
描画プロセッサから上位アドレス信号７がアドレスデコ
ーダ２に送出され、下位アドレス信号６がラインバッフ
ァメモリ１ａ〜ＩＣに送出される。
ーダ２に送出され、下位アドレス信号６がラインバッフ
ァメモリ１ａ〜ＩＣに送出される。
アドレスデコーダ２は、上位アドレス信号７を受信して
これを解読し、ｎ個のラインバッファメモリ１ａ〜１ｃ
の中から１個のラインバッファメモリを選択する。さら
に、アドレスデコーダ２により選択されたラインバッフ
ァメモリに対し、描画プロセッサから下位アドレス信号
６が送出され、データバス８を介して描画プロセッサか
ら表示データの書込み及び読出しが行われる。
これを解読し、ｎ個のラインバッファメモリ１ａ〜１ｃ
の中から１個のラインバッファメモリを選択する。さら
に、アドレスデコーダ２により選択されたラインバッフ
ァメモリに対し、描画プロセッサから下位アドレス信号
６が送出され、データバス８を介して描画プロセッサか
ら表示データの書込み及び読出しが行われる。
ラインバッファメモリ１ａ〜ＩＣは表示画面の１ラスク
あたりのドツト数以上のビット数を格納でき、ワード単
位で並列に読出し・書込みができるパラレルリードポー
ト及びパラレルライトポートを有しており、さらにビッ
ト単位のシリアル出力ボートを有している。このライン
バッファメモリ１ａ〜ＩＣの個数はｎ個であるが、ｎは
マルチウィンドウ内の走査線数とマルチウィンドウのウ
ィンドウ数との積以上の数に設定されている。
あたりのドツト数以上のビット数を格納でき、ワード単
位で並列に読出し・書込みができるパラレルリードポー
ト及びパラレルライトポートを有しており、さらにビッ
ト単位のシリアル出力ボートを有している。このライン
バッファメモリ１ａ〜ＩＣの個数はｎ個であるが、ｎは
マルチウィンドウ内の走査線数とマルチウィンドウのウ
ィンドウ数との積以上の数に設定されている。
一方、描画プロセッサからウィンドウ状態メモリ４に、
ウィンドウデータの先頭アドレス。
ウィンドウデータの先頭アドレス。
ウィンドウの表示ドツト位置、ウィンドウの大きさ、ウ
ィンドウの表示優先順位などのマルチウィンドウ表示の
表示方法を指定する情報を書込まれ、さらに、この情報
はタイミング発生回路５に送出される。タイミング発生
回路５は、表示ウィンドウを選択するためのラインバッ
ファ選択信号をセレクタ３へ出力し、セレクタ３がｎ個
のラインバッファメモリ１ａ〜ＩＣのシリアル出力ボー
トから表示すべきウィンドウの出力を選択する。又、タ
イミング発生回路５は、表示のタイミングに同期してラ
インバッファメモリ１ａ〜ＩＣのシリアル出力ボートか
らデータを読出すなめに、データアドレス信号をライン
バッファメモリ１ａ〜１ｃへ送出し、ウィンドウ内に表
示するデータをシリアル出力ボートから出力させる。
ィンドウの表示優先順位などのマルチウィンドウ表示の
表示方法を指定する情報を書込まれ、さらに、この情報
はタイミング発生回路５に送出される。タイミング発生
回路５は、表示ウィンドウを選択するためのラインバッ
ファ選択信号をセレクタ３へ出力し、セレクタ３がｎ個
のラインバッファメモリ１ａ〜ＩＣのシリアル出力ボー
トから表示すべきウィンドウの出力を選択する。又、タ
イミング発生回路５は、表示のタイミングに同期してラ
インバッファメモリ１ａ〜ＩＣのシリアル出力ボートか
らデータを読出すなめに、データアドレス信号をライン
バッファメモリ１ａ〜１ｃへ送出し、ウィンドウ内に表
示するデータをシリアル出力ボートから出力させる。
第２図は第１図のウィンドウメモリ回路によりラインバ
ッファメモリのデータがマルチウィンドウ化される状態
を示す説明図である。
ッファメモリのデータがマルチウィンドウ化される状態
を示す説明図である。
イメージＡは描画プロセッサからみたラインバッファメ
モリ１ａ〜ＩＣのメモリイメージを示し、イメージＢは
表示回路へ出力される表示信号をメモリイメージで表わ
したものであり、別々のメモリ領域にある２個の表示デ
ータがイメージＢのようにマルチウィンドウ化されて出
力される。
モリ１ａ〜ＩＣのメモリイメージを示し、イメージＢは
表示回路へ出力される表示信号をメモリイメージで表わ
したものであり、別々のメモリ領域にある２個の表示デ
ータがイメージＢのようにマルチウィンドウ化されて出
力される。
このように、マルチウィンドウ表示についてソフトウェ
アには負担をかけないため、高速なマルチウィンドウ表
示を行うことができる。
アには負担をかけないため、高速なマルチウィンドウ表
示を行うことができる。
以上説明したように、本発明は、ビットマツプデイスプ
レィのマルチウィンドウ表示制御を行うため、ソフトウ
ェア側からはマルチウィンドウに関する情報を与えるだ
けでよく、ソフトウェアにはマルチウィンドウ表示につ
いて負担をかけないので、容易にマルチウィンドウ化を
行うことができ、それだけ高速なマルチウィンドウ表示
を行うことができるという効果を有する。
レィのマルチウィンドウ表示制御を行うため、ソフトウ
ェア側からはマルチウィンドウに関する情報を与えるだ
けでよく、ソフトウェアにはマルチウィンドウ表示につ
いて負担をかけないので、容易にマルチウィンドウ化を
行うことができ、それだけ高速なマルチウィンドウ表示
を行うことができるという効果を有する。
第１図は本発明の一実施例のブロック図、第２図は第１
図のウィンドウメモリ回路によりラインバッファメモリ
のデータがマルチウィンドウ化される状態を示す説明図
である。
図のウィンドウメモリ回路によりラインバッファメモリ
のデータがマルチウィンドウ化される状態を示す説明図
である。
１ａ〜１ｃ・・・・・・ラインバッファメモリ、２・・
・・・・アドレスデコーダ、３・・・・・・セレクタ、
４・・・・・・ウィンドウ状態メモリ、５・・・・・・
タイミング発生回路、６・・・・・・下位アドレス信号
、７・・・・・・上位アドレス信号、８・・・・・・デ
ータバス。
・・・・アドレスデコーダ、３・・・・・・セレクタ、
４・・・・・・ウィンドウ状態メモリ、５・・・・・・
タイミング発生回路、６・・・・・・下位アドレス信号
、７・・・・・・上位アドレス信号、８・・・・・・デ
ータバス。
代理人 弁理士 内 原 晋
１α〜１ｏ、ラインノｖフファメモ
ど アトルステ″］−フ゛
ｂ：ｔ’ｔ、、フタ
４ ウィシドウシ左が１メモ１ノ
５、夕１′三〕′ブ゛づご生回騒
６ Ｔ位アｌ−′シスイぎ弓
７；上位アＨルス信号
Ｃデーフハ゛ス
ノ
第 ｆＩ２１
Claims (1)
- 【特許請求の範囲】 （Ａ）パラレルリードポートとパラレルライトポートと
シリアル出力ポートとを有し、マルチウィンドウ表示デ
ータを格納するｎ個（ｎは正の整数）のラインバッファ
メモリ、 （Ｂ）前記ラインバッファメモリのパラレルライトポー
ト側にアクセスするためのアドレス信号を送出するアド
レスデコーダ、 （Ｃ）前記ラインバッファメモリのシリアル出力ポート
から出力されるデータを選択し選択された信号を表示回
路に送出するセレクタ、 （Ｄ）描画プロセッサから受信したマルチウィンドウ表
示の表示方法を指定する情報を格納するウィンドウ状態
メモリ、 （Ｅ）前記ウィンドウ状態メモリから送出されるマルチ
ウィンドウ表示の表示方法を指定する情報を受信し、前
記情報に従って、ｎ個の前記ラインバッファメモリに格
納されているデータをシリアル出力ポートから読出すた
めにデータアドレス信号を前記ラインバッファメモリに
送出し、且つ前記ラインバッファメモリから送出された
信号を選択するためのラインバッファ選択信号を前記セ
レクタに送出するタイミング発生回路、 を備え、前記セレクタからマルチウィンドウ化されたＣ
ＲＴ表示シリアル信号を出力するように構成されたこと
を特徴とするウィンドウメモリ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269769A JPH02115895A (ja) | 1988-10-25 | 1988-10-25 | ウィンドウメモリ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269769A JPH02115895A (ja) | 1988-10-25 | 1988-10-25 | ウィンドウメモリ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02115895A true JPH02115895A (ja) | 1990-04-27 |
Family
ID=17476893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63269769A Pending JPH02115895A (ja) | 1988-10-25 | 1988-10-25 | ウィンドウメモリ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02115895A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62127790A (ja) * | 1985-11-28 | 1987-06-10 | 富士通株式会社 | マルチウインドウ表示制御方式 |
-
1988
- 1988-10-25 JP JP63269769A patent/JPH02115895A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62127790A (ja) * | 1985-11-28 | 1987-06-10 | 富士通株式会社 | マルチウインドウ表示制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4979738A (en) | Constant spatial data mass RAM video display system | |
| JPH06138856A (ja) | 出力ディスプレイ・システム | |
| KR890015114A (ko) | 그래픽디스플레이 시스템에 있어서의 그래픽디스플레이장치 | |
| JPS6360492A (ja) | 表示制御装置 | |
| KR100260471B1 (ko) | 화상 표시 제어 장치 | |
| US5050102A (en) | Apparatus for rapidly switching between output display frames using a shared frame gentification memory | |
| JPH02115895A (ja) | ウィンドウメモリ回路 | |
| JPS62127790A (ja) | マルチウインドウ表示制御方式 | |
| JPH01114990A (ja) | テクスチャマッピング装置 | |
| JP3002951B2 (ja) | 画像データ記憶制御装置 | |
| JP3694622B2 (ja) | 画像表示データの生成方法 | |
| JP3297475B2 (ja) | 表示制御装置及び方法 | |
| JPH0352066B2 (ja) | ||
| JPS62249186A (ja) | 表示装置 | |
| JPS6117187A (ja) | ウインドウ枠表示回路 | |
| JPS6024586A (ja) | 表示デ−タの処理回路 | |
| JPS6373478A (ja) | 表示マツプによるマルチ・ウインドウ表示方式 | |
| JPS61128323A (ja) | グラフイツクデイスプレイ装置 | |
| JPH0441835B2 (ja) | ||
| JPH0316037B2 (ja) | ||
| JPH06110426A (ja) | 画像処理装置 | |
| JPH0553548A (ja) | デイスプレイ制御装置 | |
| JPS6033590A (ja) | 映像アドレス制御装置 | |
| JPH0558199B2 (ja) | ||
| JPH08147478A (ja) | 動画像復号化装置 |