JPH02113559A - 表面実装デバイスの捺印方法 - Google Patents

表面実装デバイスの捺印方法

Info

Publication number
JPH02113559A
JPH02113559A JP26651688A JP26651688A JPH02113559A JP H02113559 A JPH02113559 A JP H02113559A JP 26651688 A JP26651688 A JP 26651688A JP 26651688 A JP26651688 A JP 26651688A JP H02113559 A JPH02113559 A JP H02113559A
Authority
JP
Japan
Prior art keywords
mold resin
white
stamping
coating material
caused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26651688A
Other languages
English (en)
Inventor
Akio Otsuka
章夫 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26651688A priority Critical patent/JPH02113559A/ja
Publication of JPH02113559A publication Critical patent/JPH02113559A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は表面実装デバイスの捺印方法、特にエポキシ樹
脂を用いたモールドパッケージの捺印方法に関する。
〔従来の技術〕
従来、この種の表面実装デバイスの捺印方法は、モール
ド成形された捺印面に直接色色または銀白色のインクを
用い部品の名称、製造年月、製造業者名を直接捺印する
かあるいはレーザ光を照射しモールド表面を炭化するこ
とにより文字を形成していた。
〔発明が解決しようとする課題〕
上述した従来の捺印方法を用いた表面実装デバイスでは
基板上にデバイスを実装する時に行われる半田付時に赤
外線を照射し熱を加える方法がある。この方法では赤外
線によるモールド樹脂部の急激な加熱により、モールド
樹脂にクラックが入ったりまたモールド樹脂と樹脂内の
内部リードフレームとの間で大きな応力が加わりリード
フレーム上のSiベレットにポンディングしているボン
ディングワイヤが切断されてしまうなどのデバイスとし
て極めて重大な問題を有していた。
〔課題を解決するための手段〕
本発明の表面実装デバイスの捺印方法は、モールドパッ
ケージの表面に白色又は銀白色のコーティングが施され
ていることと、このコーティング面上に黒色の捺印を用
い捺印文字を形成している。
〔実施例〕
第1図は本発明の一実施例を説明するための表面実装デ
バイスの断面図である。即ち、モールド樹脂2の捺印面
側に白色又は銀白色のコーティング材3を全面塗布しそ
の後黒色インクを用いコーティング面上に捺印文字4を
形成している。ここでコーティング材3として酸化チタ
ンあるいは酸化アルミニウムを含んだ白色又は銀白色系
インクを用いている。
第2図は本発明の他の実施例を説明するための断面図で
ある。この例ではコーティング材3が表面実装デバイス
の捺印面だけでなくモールド樹脂2の外周部全面にわた
り塗布されている。すなわちデバイスをコーティング材
の中にデイツプして塗布することができデバイスの捺印
製造工程を簡略化できる利点がある。
〔発明の効果〕
以上説明した様に本発明は捺印面の捺印文字を除き白色
又は銀白色のコーティング材でモールド樹脂が被覆され
ている。したがって基板上へ実装する際の赤外線照射に
よるモールド樹脂の急激な温度上昇を防ぐことができる
ので、モールド樹脂のクラックあるいはモールド樹脂内
部のSiチップ上のポンディングワイヤの応力による切
断を防ぐことができきわめて信頼性の高い基板実装デバ
イスを供給することも可能とした。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための断面図、第
2図は本発明の他の実施例を説明するための断面図であ
る。 1・・・・・・リードフレーム、2・・・・・・モール
ド樹脂、3・・・・・・コーティング材、4・・・・・
・捺印文字、5・・・・・・Siチップ、6・・・・・
・ポンディングワイヤ。 代理人 弁理士  内 原   晋

Claims (1)

    【特許請求の範囲】
  1. エポキシ樹脂を用いたモールドパッケージの表面実装デ
    バイスの捺印方法において、その捺印面全面にわたり白
    色または銀白色のコーティングを行い、そのコーティン
    グ面に黒色の捺印インクを用い捺印文字を形成すること
    を特徴とする表面実装デバイスの捺印方法
JP26651688A 1988-10-21 1988-10-21 表面実装デバイスの捺印方法 Pending JPH02113559A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26651688A JPH02113559A (ja) 1988-10-21 1988-10-21 表面実装デバイスの捺印方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26651688A JPH02113559A (ja) 1988-10-21 1988-10-21 表面実装デバイスの捺印方法

Publications (1)

Publication Number Publication Date
JPH02113559A true JPH02113559A (ja) 1990-04-25

Family

ID=17431986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26651688A Pending JPH02113559A (ja) 1988-10-21 1988-10-21 表面実装デバイスの捺印方法

Country Status (1)

Country Link
JP (1) JPH02113559A (ja)

Similar Documents

Publication Publication Date Title
JPH02113559A (ja) 表面実装デバイスの捺印方法
JPH04199664A (ja) 半導体装置
JPH01278049A (ja) 樹脂封止半導体装置の捺印方法
JPH07266695A (ja) 電子部品及びそのマ−キング方法
US5006143A (en) Method of producing a joined article through bonding with low melting point glass
JPH0878560A (ja) 半導体装置
JP2560135B2 (ja) 半導体レーザ装置における透明樹脂の充填方法
JPH05243620A (ja) 発光ダイオード装置およびその製造方法
JPH05166949A (ja) 樹脂封止半導体装置のパッケージのマーキング方法
JPS54129880A (en) Manufacture for semiconductor device
JPS6386484A (ja) 光半導体装置の製造方法
JPH08130267A (ja) 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
JPS61241949A (ja) 半導体装置
JPS6333852A (ja) 半導体素子の封止構造
JP4151207B2 (ja) 半導体装置
JPS60226145A (ja) 半導体装置の実装方法
JPH0426781B2 (ja)
JPH04121743U (ja) 半導体装置およびその捺印方法
JPH02119167A (ja) 樹脂封止型半導体装置
JPH0276250A (ja) 樹脂封止型半導体装置
JPH0220032A (ja) 半導体素子の樹脂封止方法
JPS6436055A (en) Method of sealing electronic component
JPS59130448A (ja) 回路素子密封装置
JPH03256348A (ja) 半導体装置
JPS6263985A (ja) 発光装置の製造方法