JPH02113496A - 不揮発性メモリ・セル及びその読み出し方法 - Google Patents
不揮発性メモリ・セル及びその読み出し方法Info
- Publication number
- JPH02113496A JPH02113496A JP1233048A JP23304889A JPH02113496A JP H02113496 A JPH02113496 A JP H02113496A JP 1233048 A JP1233048 A JP 1233048A JP 23304889 A JP23304889 A JP 23304889A JP H02113496 A JPH02113496 A JP H02113496A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- ferroelectric capacitor
- pulse
- ferroelectric
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 27
- 239000003990 capacitor Substances 0.000 claims description 132
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 abstract description 7
- 239000012212 insulator Substances 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 abstract 1
- 230000005669 field effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- OOYGSFOGFJDDHP-KMCOLRRFSA-N kanamycin A sulfate Chemical group OS(O)(=O)=O.O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CN)O[C@@H]1O[C@H]1[C@H](O)[C@@H](O[C@@H]2[C@@H]([C@@H](N)[C@H](O)[C@@H](CO)O2)O)[C@H](N)C[C@@H]1N OOYGSFOGFJDDHP-KMCOLRRFSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 102220202915 rs1057522154 Human genes 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は不揮発性メモリ・セル、特に記憶動作に強誘電
体コンデンサの極性を用いる。メモリ・セルに関する。
体コンデンサの極性を用いる。メモリ・セルに関する。
本発明は強誘電体コンデンサを用いる不揮発性メモリ・
セルに関する。強誘電体コンデンサについては、−船釣
には、Rohrerによる米国特許第3、728.69
4号に記載されており、適用される磁場に対する極性を
プロットした強誘電体素材の履歴曲線を示している。前
記米国特許第°694号及びS。
セルに関する。強誘電体コンデンサについては、−船釣
には、Rohrerによる米国特許第3、728.69
4号に記載されており、適用される磁場に対する極性を
プロットした強誘電体素材の履歴曲線を示している。前
記米国特許第°694号及びS。
5heffield Eaton、 Jr、による米国
特許出願第013、746号「自己回復形強誘電体メモ
リJ (1987年2月12日出願)に記載のように
、不揮発性メモリは、2進データを記憶出来る物理的現
象又は物理的性質としての、強誘電体素材の極性状態を
用いて設計できるのである。メモリ・セルが、それぞれ
が行及び列の線に結合している2つのプレート電極をも
つ強誘電体型コンデンサで構築できることは、先行技術
としてεatonによる前記米国特許出願第゛746号
の第2図に示される通りである。
特許出願第013、746号「自己回復形強誘電体メモ
リJ (1987年2月12日出願)に記載のように
、不揮発性メモリは、2進データを記憶出来る物理的現
象又は物理的性質としての、強誘電体素材の極性状態を
用いて設計できるのである。メモリ・セルが、それぞれ
が行及び列の線に結合している2つのプレート電極をも
つ強誘電体型コンデンサで構築できることは、先行技術
としてεatonによる前記米国特許出願第゛746号
の第2図に示される通りである。
不幸にして、その配列は成功していない、というのは、
マトリクス中の多数のそんなコンデンサの1つを読み出
す信号を与えると、同じ行や列にある他のコンデンサを
混乱させる結果をもたらすからである。
マトリクス中の多数のそんなコンデンサの1つを読み出
す信号を与えると、同じ行や列にある他のコンデンサを
混乱させる結果をもたらすからである。
だから、強誘電体コンデンサを用いるもっと優れたメモ
リ・セルが多年に亙って望まれており、前記Eaten
の特許出願第′746号にも若干のメモリ・セルが記載
されていて、その第3図には1トランジスタ・1コンデ
ンサのメモリ・セルが示されている。簡単にいえば、強
誘電体コンデンサは2つのプレート電極をもち、その一
方は「プレート線」と呼ばれる導線に結合している。も
う一方の電極は、例えば電界効果トランジスタのソース
・ドレイン径路のような切替部を介して、ビット線に結
合する。そんなトランジスタは、そのゲート電極に結合
するワード(語)線によって制御される。かのεato
nの特許出願の第3図にはさらに感知増幅器及び同様の
構成のダミー・モルが示されている。但しダミー・セル
内の強誘電体コンデンサのキャパシタンスは動作セルの
コンデンサのそれとは異なるかもしれない。かかる構成
は、強誘電体コンデンサの極性状態の読み出しに関して
、新しいタイプの動作を許容した。
リ・セルが多年に亙って望まれており、前記Eaten
の特許出願第′746号にも若干のメモリ・セルが記載
されていて、その第3図には1トランジスタ・1コンデ
ンサのメモリ・セルが示されている。簡単にいえば、強
誘電体コンデンサは2つのプレート電極をもち、その一
方は「プレート線」と呼ばれる導線に結合している。も
う一方の電極は、例えば電界効果トランジスタのソース
・ドレイン径路のような切替部を介して、ビット線に結
合する。そんなトランジスタは、そのゲート電極に結合
するワード(語)線によって制御される。かのεato
nの特許出願の第3図にはさらに感知増幅器及び同様の
構成のダミー・モルが示されている。但しダミー・セル
内の強誘電体コンデンサのキャパシタンスは動作セルの
コンデンサのそれとは異なるかもしれない。かかる構成
は、強誘電体コンデンサの極性状態の読み出しに関して
、新しいタイプの動作を許容した。
εatonの特許出願第°746号はまた、その第4図
及び第6図において、感知増幅器が補ビット線に接続し
ている2トランジスタ・2コンデンサのメモリ・セルを
開示した。上述の[EatOn出願第3図の実施例では
2つのコンデンサの各々が、それぞれの電界効果トラン
ジスタのソース・ドレイン径路によって、それぞれのビ
ット線に結合している。
及び第6図において、感知増幅器が補ビット線に接続し
ている2トランジスタ・2コンデンサのメモリ・セルを
開示した。上述の[EatOn出願第3図の実施例では
2つのコンデンサの各々が、それぞれの電界効果トラン
ジスタのソース・ドレイン径路によって、それぞれのビ
ット線に結合している。
両トランジスタはともにワード線がゲートにつながり、
コンデンサのもう一方のプレートは共にプレート線に結
合する。該プレート線は、Eaton出願の第4図、第
5図に示すように、ワード線に平行に走ることもできる
し、同じく第6図に示すように、ワード線に垂直に走る
こともできる。かように強誘電体コンデンサをトランジ
スタに結合してコンデンサへのアクセスを設けることに
より、Eatenはメモリ・セルのマトリクス中で読み
出すのに選ばれないコンデンサを隔離する方途を与える
ことができた。
コンデンサのもう一方のプレートは共にプレート線に結
合する。該プレート線は、Eaton出願の第4図、第
5図に示すように、ワード線に平行に走ることもできる
し、同じく第6図に示すように、ワード線に垂直に走る
こともできる。かように強誘電体コンデンサをトランジ
スタに結合してコンデンサへのアクセスを設けることに
より、Eatenはメモリ・セルのマトリクス中で読み
出すのに選ばれないコンデンサを隔離する方途を与える
ことができた。
本発明は、強誘電体コンデンサのまた別の隔離方法を提
供する。本発明はまた、強誘電体コンデンサの極性状態
の読み出しに関する新しいやり方を提供する。
供する。本発明はまた、強誘電体コンデンサの極性状態
の読み出しに関する新しいやり方を提供する。
メモリ・セルのマトリクス又はアレイとして用いること
のできる不揮発性メモリ・セルは、強誘電体コンデンサ
を2つの切替可能な部材、好適にはトランジスタ、と組
み合わせたものである。特に、コンデンサの1つのプレ
ートは、1つのトランジスタによって外部の影響から隔
離され、もう1つのプレートはもう1つのトランジスタ
によって隔離される。好適な装置実施例においてはこの
ことが、1対のビット線を設けてそれに沿って多数のメ
モリ・セルが配列されるようにして、都合よく達成され
る。便宜上、この1対のビット線を左ビア)線及び右ビ
ット線と名付ける。1つのトランジスタのソース・ドレ
イン径路は、左ビツト線をコンデンサの1つのプレート
に結合し、もう1つのトランジスタのソース・ドレイン
径路は、コンデンサのもう1つのプレートを右ビット線
に結合する。好適な装置実施例においては、両トランジ
スタは共に、ゲートが単一のワード線につながる。
のできる不揮発性メモリ・セルは、強誘電体コンデンサ
を2つの切替可能な部材、好適にはトランジスタ、と組
み合わせたものである。特に、コンデンサの1つのプレ
ートは、1つのトランジスタによって外部の影響から隔
離され、もう1つのプレートはもう1つのトランジスタ
によって隔離される。好適な装置実施例においてはこの
ことが、1対のビット線を設けてそれに沿って多数のメ
モリ・セルが配列されるようにして、都合よく達成され
る。便宜上、この1対のビット線を左ビア)線及び右ビ
ット線と名付ける。1つのトランジスタのソース・ドレ
イン径路は、左ビツト線をコンデンサの1つのプレート
に結合し、もう1つのトランジスタのソース・ドレイン
径路は、コンデンサのもう1つのプレートを右ビット線
に結合する。好適な装置実施例においては、両トランジ
スタは共に、ゲートが単一のワード線につながる。
本発明のもう1つの面は、不揮発性メモリ素子として用
いる強誘電体コンデンサを読み出すやり方に就いてであ
る。本発明によれば、コンデンサの一方の側に電圧を加
えて、コンデンサの極性を(履歴曲線上の何処であれ、
そこから)既知の点まで駆動し、これを第1電圧パルス
とする。第1電圧パルスが終わる(加えられた電圧がな
くなる)と、強誘電体コンデンサは相対的に既知の極性
に戻る。このやり方の手順では例えば、始めのコンデン
サの状態と第1電圧パルスが終わった後の状態との間の
、極性の差異を表す第1の電荷の値が記憶されている。
いる強誘電体コンデンサを読み出すやり方に就いてであ
る。本発明によれば、コンデンサの一方の側に電圧を加
えて、コンデンサの極性を(履歴曲線上の何処であれ、
そこから)既知の点まで駆動し、これを第1電圧パルス
とする。第1電圧パルスが終わる(加えられた電圧がな
くなる)と、強誘電体コンデンサは相対的に既知の極性
に戻る。このやり方の手順では例えば、始めのコンデン
サの状態と第1電圧パルスが終わった後の状態との間の
、極性の差異を表す第1の電荷の値が記憶されている。
それから、もう1つの値が同じ強誘電体コンデンサから
得られて、それと第一に記憶した値を比較する。好適実
施例においては、このことは、第1電圧パルスとは逆の
第2電圧パルスを加えて、強誘電体コンデンサを履歴曲
線上のもう1つの既知の点へ駆動することによりなされ
る。第2電圧パルスが終わると、開放された電荷は、第
1の相対的に既知の位置と第2の相対的に既知の位置と
の間の極性の差異を表し、またこれら2つの位置は、履
歴曲線と交わる縦軸の座標に対応する。電荷に関連する
のを好適とするある値が記憶され、この第2の値が第1
に記憶された値に比べられて、セルの状態を決定する。
得られて、それと第一に記憶した値を比較する。好適実
施例においては、このことは、第1電圧パルスとは逆の
第2電圧パルスを加えて、強誘電体コンデンサを履歴曲
線上のもう1つの既知の点へ駆動することによりなされ
る。第2電圧パルスが終わると、開放された電荷は、第
1の相対的に既知の位置と第2の相対的に既知の位置と
の間の極性の差異を表し、またこれら2つの位置は、履
歴曲線と交わる縦軸の座標に対応する。電荷に関連する
のを好適とするある値が記憶され、この第2の値が第1
に記憶された値に比べられて、セルの状態を決定する。
第1図はメモリ・セル10を示し、これは、図ではNチ
ャネル電界効果トランジスタ18.20で表される切替
可能部を介して、ビット線14.16に結合する強誘電
体コンデンサ12を持っている。トランジスタ18.2
0のゲート電極は、ワード線22に結合している。いう
までもなく、切替可能部としては別のタイプのものを用
いることもできる。本発明にとっては、それがトランジ
スタであることも、Nチャネルであることも、電界効果
素子であることも必要ではない。本発明にとっては、P
型トランジスタでも、バイポーラ・トランジスタでも、
その他、適切な信号がワード線22を介して与えられる
までコンデンサ12のそれぞれのプレートを対応するビ
ット線14又は16から相対的に隔離しておくことので
きる切替可能部材なら、これを用いることができる。
ャネル電界効果トランジスタ18.20で表される切替
可能部を介して、ビット線14.16に結合する強誘電
体コンデンサ12を持っている。トランジスタ18.2
0のゲート電極は、ワード線22に結合している。いう
までもなく、切替可能部としては別のタイプのものを用
いることもできる。本発明にとっては、それがトランジ
スタであることも、Nチャネルであることも、電界効果
素子であることも必要ではない。本発明にとっては、P
型トランジスタでも、バイポーラ・トランジスタでも、
その他、適切な信号がワード線22を介して与えられる
までコンデンサ12のそれぞれのプレートを対応するビ
ット線14又は16から相対的に隔離しておくことので
きる切替可能部材なら、これを用いることができる。
この配列は、強誘電体コンデンサ12が局所的に隔離さ
れることを許容し、選択されないワード線上のメモリ・
セル10は、同じ1対のビット線14゜16上の他のメ
モリ・セルがアクセスされている間、混乱させられるこ
とが起こり得ない。このことはいかなる混乱パルスも、
選択されないコンデンサ12に到達することを防止し、
もしそうでなければコンデンサ12に蓄積されていたデ
ータが、コンデンサの導通的なプレート間の絶縁体とし
ての強誘電体素材の極性状態によって破壊されるのを防
止する。また、たとえ特定の列がワード線22に電圧又
はパルスを与えて選ばれることができても、電圧は選ば
れた列に対応するビット線14.16に加えられるに及
ばない。
れることを許容し、選択されないワード線上のメモリ・
セル10は、同じ1対のビット線14゜16上の他のメ
モリ・セルがアクセスされている間、混乱させられるこ
とが起こり得ない。このことはいかなる混乱パルスも、
選択されないコンデンサ12に到達することを防止し、
もしそうでなければコンデンサ12に蓄積されていたデ
ータが、コンデンサの導通的なプレート間の絶縁体とし
ての強誘電体素材の極性状態によって破壊されるのを防
止する。また、たとえ特定の列がワード線22に電圧又
はパルスを与えて選ばれることができても、電圧は選ば
れた列に対応するビット線14.16に加えられるに及
ばない。
この配列のもう1つの利点は、コンデンサ12のプレー
トのどちらかがアクセスされた後に、同じコンデンサの
もう1つのプレートあるいは他のいずれのメモリ・セル
のプレートとも無関係に、正又は負のポテンシャルを持
ったままでいられることである。さらに、コンデンサの
プレートのどちらも、独立にパルスを受は又は感知され
ることができる。メモリ・セルの対称性は、ビット線1
4゜16の両方が等しい負荷キャパシタンスをもつこと
をも許容する。
トのどちらかがアクセスされた後に、同じコンデンサの
もう1つのプレートあるいは他のいずれのメモリ・セル
のプレートとも無関係に、正又は負のポテンシャルを持
ったままでいられることである。さらに、コンデンサの
プレートのどちらも、独立にパルスを受は又は感知され
ることができる。メモリ・セルの対称性は、ビット線1
4゜16の両方が等しい負荷キャパシタンスをもつこと
をも許容する。
以下に、第1図に示すような強誘電体コンデンサへの書
き込みおよびそれからの読み出しができる方法について
説明する。この特定の方法が第1図のメモリ・セル10
へ書き込みまたは読み出す唯一の方法でもなければ、こ
の特定のセルのみに適用できる強誘電体コンデンサの読
み出し方法でもないことは、いうまでもない。
き込みおよびそれからの読み出しができる方法について
説明する。この特定の方法が第1図のメモリ・セル10
へ書き込みまたは読み出す唯一の方法でもなければ、こ
の特定のセルのみに適用できる強誘電体コンデンサの読
み出し方法でもないことは、いうまでもない。
つぎに、強誘電体コンデンサを読み出す改善された方法
を説明する。第2図は、コンデンサの誘電体として用い
る強誘電体素材の履歴曲線を示す。
を説明する。第2図は、コンデンサの誘電体として用い
る強誘電体素材の履歴曲線を示す。
第2図では、横軸30がコンデンサのプレートに加わる
電圧を表し、また縦軸32が極性を表し、従ってコンデ
ンサのプレート上に蓄積された電荷を表す。第2図の履
歴曲線は、第1の縦軸との交点34と、第2の縦軸との
交点36とをもつ。この図では、履歴曲線が座標軸に対
して対称でないことが見られよう。実際には履歴曲線が
座標軸に対して対称であってもよいが、本発明では、強
誘電体素材の中の電荷の再配分が理解しやすいように、
履歴曲線の理想的な位置からドリフトををする設計とな
っている。このことは、強誘電体コンデンサがかなり長
期間1つの状態に放置されている時に起こり得る。
電圧を表し、また縦軸32が極性を表し、従ってコンデ
ンサのプレート上に蓄積された電荷を表す。第2図の履
歴曲線は、第1の縦軸との交点34と、第2の縦軸との
交点36とをもつ。この図では、履歴曲線が座標軸に対
して対称でないことが見られよう。実際には履歴曲線が
座標軸に対して対称であってもよいが、本発明では、強
誘電体素材の中の電荷の再配分が理解しやすいように、
履歴曲線の理想的な位置からドリフトををする設計とな
っている。このことは、強誘電体コンデンサがかなり長
期間1つの状態に放置されている時に起こり得る。
第2図には、履歴曲線が行ったり来たりする方向を示す
矢印が書いである。コンデンサが、それに加わる電圧が
0ボルトの状態34にあり、それから正の電圧が加えら
れるとすると、極性は例えば、曲線38上を点40に移
動する。正の電圧がなくなると、極性は曲線42上を移
動して、理想的には点36に戻る。このループを往復す
る時に、理想的でない状態では点36にには来ないで、
その代わり点44に来ることもあるかも知れない。いず
れにしても、極性が第2図の縦軸を横切る毎に、負の電
圧が加わると加わった負の電圧に対応して、極性は別の
点46に移動する。負の電圧がなくなって0ボルトに戻
ると、極性は点34またはその近くの点に戻る。
矢印が書いである。コンデンサが、それに加わる電圧が
0ボルトの状態34にあり、それから正の電圧が加えら
れるとすると、極性は例えば、曲線38上を点40に移
動する。正の電圧がなくなると、極性は曲線42上を移
動して、理想的には点36に戻る。このループを往復す
る時に、理想的でない状態では点36にには来ないで、
その代わり点44に来ることもあるかも知れない。いず
れにしても、極性が第2図の縦軸を横切る毎に、負の電
圧が加わると加わった負の電圧に対応して、極性は別の
点46に移動する。負の電圧がなくなって0ボルトに戻
ると、極性は点34またはその近くの点に戻る。
第3図は、本発明の二重パルス読出し方法を応用するの
に用いられる説明用回路図50を示す。この方法では、
強誘電体コンデンサに異なる方向の継続的なパルスを与
えて極性を履歴ループに沿って移動させることにより、
第2図に描いた一般的な履歴曲線が用いられる。この過
程中では、比較の目的で、定められた時点の値が記憶さ
れ、ループを往復した後でそれらの値を比較することに
よって、最初にコンデンサ内に記憶されたデータが決定
される。
に用いられる説明用回路図50を示す。この方法では、
強誘電体コンデンサに異なる方向の継続的なパルスを与
えて極性を履歴ループに沿って移動させることにより、
第2図に描いた一般的な履歴曲線が用いられる。この過
程中では、比較の目的で、定められた時点の値が記憶さ
れ、ループを往復した後でそれらの値を比較することに
よって、最初にコンデンサ内に記憶されたデータが決定
される。
第3図では、トランジスタ54のソース・ドレイン径路
を介してビット線56に結合する強誘電体コンデンサ5
2が示される。コンデンサのもう一方のプレートも、同
様に別のトランジスタ58によってビット線60に結合
する。トランジスタ54及び58は、ワード線WLIに
結合する。その他のワード線、例えばWL2は、ビット
線56及び60に結合することができ、第3図に示すよ
うに、そのようなワード線の各々は、それに適当な電圧
が加わる時、強誘電体コンデンサを(選択的に)ビット
線に結合する。
を介してビット線56に結合する強誘電体コンデンサ5
2が示される。コンデンサのもう一方のプレートも、同
様に別のトランジスタ58によってビット線60に結合
する。トランジスタ54及び58は、ワード線WLIに
結合する。その他のワード線、例えばWL2は、ビット
線56及び60に結合することができ、第3図に示すよ
うに、そのようなワード線の各々は、それに適当な電圧
が加わる時、強誘電体コンデンサを(選択的に)ビット
線に結合する。
読出し過程における、ビット線56.60で定義される
列内のどの強誘電体コンデンサに対する一時的データ記
憶も、それぞれトランジスタ66、68のソース・ドレ
イン径路を介してビット線56.60に結合しているコ
ンデンサ62.64に依って行われる。
列内のどの強誘電体コンデンサに対する一時的データ記
憶も、それぞれトランジスタ66、68のソース・ドレ
イン径路を介してビット線56.60に結合しているコ
ンデンサ62.64に依って行われる。
ビット線56は、トランジスタ70のソース・ドレイン
径路を介して、人力線71に結合する。ビット線60は
、トランジスタ74のソース・ドレイン径路を介して、
入力線76に結合する。トランジスタ70゜66、68
.74のゲート電極はそれぞれ、第4図に示すタイミン
グ信号φ1.φ2.φ3.φ4を受信するための線に接
続している。更にそれ以外に、信号φ5が人力線71に
与えられ、信号φ6が人力線76に与えられる、それら
も第4図に示されている。
径路を介して、人力線71に結合する。ビット線60は
、トランジスタ74のソース・ドレイン径路を介して、
入力線76に結合する。トランジスタ70゜66、68
.74のゲート電極はそれぞれ、第4図に示すタイミン
グ信号φ1.φ2.φ3.φ4を受信するための線に接
続している。更にそれ以外に、信号φ5が人力線71に
与えられ、信号φ6が人力線76に与えられる、それら
も第4図に示されている。
回路50ではNチャネル電界効果トランジスタが用いら
れているが、本発明の範囲内でその他のタイプの切替部
材あるいは技術を用いても差し支えない。
れているが、本発明の範囲内でその他のタイプの切替部
材あるいは技術を用いても差し支えない。
それにもかかわらず、第3図に描いたようなNチャネル
・トランジスタを用いると、正の電圧(しきい値電圧を
超えたもの)がトランジスタのゲート電極に加わる時、
適正なソース・ドレイン電圧を仮定すれば、トランジス
タは「オン」になる。上述のように、この方法では強誘
電体コンデンサは2回パルスを受け、組み合わせて、又
は好適には相互に比較して、コンデンサの状態を決定す
る値を造出する。
・トランジスタを用いると、正の電圧(しきい値電圧を
超えたもの)がトランジスタのゲート電極に加わる時、
適正なソース・ドレイン電圧を仮定すれば、トランジス
タは「オン」になる。上述のように、この方法では強誘
電体コンデンサは2回パルスを受け、組み合わせて、又
は好適には相互に比較して、コンデンサの状態を決定す
る値を造出する。
第3図、第4図を参照すれば、時点toにおける信号φ
1.φ2.φ3.φ4は全て「高」であり、これはトラ
ンジスタ70.66、68.74が「オン」であること
を意味する。けれども、φ5及びφ6はこの時点では大
地電位であり、従ってコンデンサ52゜62又は64の
プレートの両端には差電圧は加わらないし、総てのノー
ド(節点)には大地電位がプリチャージされる。説明を
分かり易くするた杓、この時点t。においてコンデンサ
52内の強誘電体素材は、記憶したデータを表す(第2
図の)極性状態34又は36にあるものと仮定する。
1.φ2.φ3.φ4は全て「高」であり、これはトラ
ンジスタ70.66、68.74が「オン」であること
を意味する。けれども、φ5及びφ6はこの時点では大
地電位であり、従ってコンデンサ52゜62又は64の
プレートの両端には差電圧は加わらないし、総てのノー
ド(節点)には大地電位がプリチャージされる。説明を
分かり易くするた杓、この時点t。においてコンデンサ
52内の強誘電体素材は、記憶したデータを表す(第2
図の)極性状態34又は36にあるものと仮定する。
時点t。とtl との間で、正のパルス80(第4図)
がコンデンサ52の左プレートに加えられる。
がコンデンサ52の左プレートに加えられる。
φ5中のパルス80は、トランジスタ58.68.70
が依然として「オン」である間に線71上に生ずる正の
偏りである。トランジスタ66、74は、パルス800
間は「オフ」である。パルス80は、強誘電体コンデン
サ52を(第2図の)点40まで駆動して、それが状態
34からスタートしたか状態36からスタートしたかに
関係なく、P2Oに比例する電荷を蓄積する。(但しこ
こでrP40」は、点40における極性を指すものとす
る。)パルス80が終わると強誘電体コンデンサ52は
、第2図の履歴ループの枝42を下降して状態36又は
44まで来て、そこで電荷Q36又はC44を蓄積する
。トランジスタ68が「オン」であるから、電荷はコン
デンサ64にも蓄積される。
が依然として「オン」である間に線71上に生ずる正の
偏りである。トランジスタ66、74は、パルス800
間は「オフ」である。パルス80は、強誘電体コンデン
サ52を(第2図の)点40まで駆動して、それが状態
34からスタートしたか状態36からスタートしたかに
関係なく、P2Oに比例する電荷を蓄積する。(但しこ
こでrP40」は、点40における極性を指すものとす
る。)パルス80が終わると強誘電体コンデンサ52は
、第2図の履歴ループの枝42を下降して状態36又は
44まで来て、そこで電荷Q36又はC44を蓄積する
。トランジスタ68が「オン」であるから、電荷はコン
デンサ64にも蓄積される。
その結果コンデンサ64上の電圧V64は、状態34と
36の間又は状態36と44の間の電荷の差に比例し、
コンデンサ52が状態34からスタートしたか状態36
からスタートしたかによって次の式で表される:V64
−− (C34−C36) / (C72+C64)
又は (C36−C44) / (C72+C64) 。
36の間又は状態36と44の間の電荷の差に比例し、
コンデンサ52が状態34からスタートしたか状態36
からスタートしたかによって次の式で表される:V64
−− (C34−C36) / (C72+C64)
又は (C36−C44) / (C72+C64) 。
但し、C64及びC72はそれぞれ、コンデンサ64及
びコンデンサ72のキャパシタンスとする。ビット線の
キャパシタンスを図よではコンデンサ72及び75で表
しているが、それらはコンデンサ52に比べて大きいと
仮定し、従ってノード82における電圧は大地電位に近
いままである。
びコンデンサ72のキャパシタンスとする。ビット線の
キャパシタンスを図よではコンデンサ72及び75で表
しているが、それらはコンデンサ52に比べて大きいと
仮定し、従ってノード82における電圧は大地電位に近
いままである。
時点tl(!:t2との間で、第2のパルス84(第4
図)が、今度は人力線76に加えられる。トランジスタ
74は(φ4が「高」だから)「オン」であり、従って
、そのソース・ドレイン径路はパルス78をコンデンサ
52の右プレートに結合する。適正な電圧がワード線畦
1上の信号を介してゲート電極に加えられたから、トラ
ンジスタ54及び58は「オン」であることが理解され
よう。トランジスタ68は、φ3が大地電位に落ちてい
るから、「オフ」である。同様にトランジスタ70も「
オフ」である。しかし、トランジスタ66は、第4図に
見られる通りφ2がパルス84の間中は「高」だったか
ら「オン」である。このことが強誘電体コンデンサ52
を第2図の履歴ループに沿って駆動し、それによってコ
ンデンサ62上に電荷を蓄積する。コンデンサ62上の
電圧V62は、該コンデンサがパルス80の終わった後
で状態36に来ていたか状態44に来ていたかによって
、次のように表される:V62= (C36−C34
) / (C74+C62)又は (C44−C34) / (C74+C62) 。
図)が、今度は人力線76に加えられる。トランジスタ
74は(φ4が「高」だから)「オン」であり、従って
、そのソース・ドレイン径路はパルス78をコンデンサ
52の右プレートに結合する。適正な電圧がワード線畦
1上の信号を介してゲート電極に加えられたから、トラ
ンジスタ54及び58は「オン」であることが理解され
よう。トランジスタ68は、φ3が大地電位に落ちてい
るから、「オフ」である。同様にトランジスタ70も「
オフ」である。しかし、トランジスタ66は、第4図に
見られる通りφ2がパルス84の間中は「高」だったか
ら「オン」である。このことが強誘電体コンデンサ52
を第2図の履歴ループに沿って駆動し、それによってコ
ンデンサ62上に電荷を蓄積する。コンデンサ62上の
電圧V62は、該コンデンサがパルス80の終わった後
で状態36に来ていたか状態44に来ていたかによって
、次のように表される:V62= (C36−C34
) / (C74+C62)又は (C44−C34) / (C74+C62) 。
C36−C34は C44−C34にほぼ等しく、かつ
それらは C44−036より墓かに大きいとすると、
電圧V62とV64とは、感知増幅器その他の比較回路
のよって比較することができ、コンデンサ52は、一方
の2値状態をあられす状態34からスタートしたのか、
もう一方の2値状態をあられす状態36からスタートし
たのかを決定する。上記の等式から、もし強誘電体コン
デンサ52が最初に状態34にあったのならば、コンデ
ンサ62の両端の電圧とコンデンサ64の両端の電圧と
は、読出し操作に随ってほぼ等しくなり、一方、もし強
誘電体コンデンサ52が最初に状態36にあったのなら
ば、C44−C36は C36−C34よりも遥かに小
さいのだから、コンデンサ64の両端の電圧はコンデン
サ62の両端の電圧よりもずっと小さくなるであろう、
ということが理解されよう。それ故に、コンデンサ62
の両端の電圧は、標準回路設計技術を用いて容易に2等
分することができ、そしてコンデンサ64の両端の電圧
に対する比較のための川原電圧として用いることができ
るし、あるいはその他の標準電圧比較技術によってノー
ド82上の電圧と比較することができる。
それらは C44−036より墓かに大きいとすると、
電圧V62とV64とは、感知増幅器その他の比較回路
のよって比較することができ、コンデンサ52は、一方
の2値状態をあられす状態34からスタートしたのか、
もう一方の2値状態をあられす状態36からスタートし
たのかを決定する。上記の等式から、もし強誘電体コン
デンサ52が最初に状態34にあったのならば、コンデ
ンサ62の両端の電圧とコンデンサ64の両端の電圧と
は、読出し操作に随ってほぼ等しくなり、一方、もし強
誘電体コンデンサ52が最初に状態36にあったのなら
ば、C44−C36は C36−C34よりも遥かに小
さいのだから、コンデンサ64の両端の電圧はコンデン
サ62の両端の電圧よりもずっと小さくなるであろう、
ということが理解されよう。それ故に、コンデンサ62
の両端の電圧は、標準回路設計技術を用いて容易に2等
分することができ、そしてコンデンサ64の両端の電圧
に対する比較のための川原電圧として用いることができ
るし、あるいはその他の標準電圧比較技術によってノー
ド82上の電圧と比較することができる。
このようなやり方で、二重パルス読出し方法が自己用原
形で、かつ第2図の履歴曲線の、その原因は何であれ、
垂直又は水平ドリフトに対し本質的に安全であることが
理解できる。
形で、かつ第2図の履歴曲線の、その原因は何であれ、
垂直又は水平ドリフトに対し本質的に安全であることが
理解できる。
パルス80が終わった時、コンデンサ52の状態が感知
されたことはよく理解できよう。第2パルス84は比較
のための用原値を与える。
されたことはよく理解できよう。第2パルス84は比較
のための用原値を与える。
もしコンデンサ52が状態34で始まるならば、2つの
パルス80及び84は、データを破壊することなく、そ
れを本質的に同じ状態にもどすということは注目に値す
る。けれども、もしコンデンサ52が状態36でスター
トするならば、それは状態34で終了する。
パルス80及び84は、データを破壊することなく、そ
れを本質的に同じ状態にもどすということは注目に値す
る。けれども、もしコンデンサ52が状態36でスター
トするならば、それは状態34で終了する。
ビット線56及び60を、Batonの特許出願第”7
46号に記載のように、対応する電圧で駆動して、コン
デンサ52を状態36に戻すのに、感知したデータを用
いることにより、これは調整される。
46号に記載のように、対応する電圧で駆動して、コン
デンサ52を状態36に戻すのに、感知したデータを用
いることにより、これは調整される。
その他の回路でも、1つのパルスが強誘電体コンデンサ
をある1つの状態へと駆動し、第2のパルスがそれをま
た別の状態あるいは少なくとも異なる公知の条件へと駆
動する限りにおいて、また一方、組み合わせることので
きる時間に亘って、比較するのを好適とするが、コンデ
ンサの最初の状態を決定するため数値を造出する限りに
おいて、二重パルス読出し方法を用いることができる。
をある1つの状態へと駆動し、第2のパルスがそれをま
た別の状態あるいは少なくとも異なる公知の条件へと駆
動する限りにおいて、また一方、組み合わせることので
きる時間に亘って、比較するのを好適とするが、コンデ
ンサの最初の状態を決定するため数値を造出する限りに
おいて、二重パルス読出し方法を用いることができる。
同様にして、強誘電体コンデンサ52の状態は、適正な
電圧信号φ5.φ6を与え、同時に正のクロック信号φ
1.φ4を与えることにより、いかなる所望の状態にも
書き込むことができる。
電圧信号φ5.φ6を与え、同時に正のクロック信号φ
1.φ4を与えることにより、いかなる所望の状態にも
書き込むことができる。
第1図は、本発明による2トランジスタ、1コンデンサ
のメモリ・セルを示す図であり、第2図は、強誘電体コ
ンデンサに対する履歴曲線を表す図であり、 第3図は、本発明の二重パルス読出し方法を実行するた
めに用いることのできる回路を示す図であり、 第4図は、第3図の回路に有用な時間ダイアダラムを表
す図である。 10・・・メモリ・セル 1252・・・強誘電体コンデンサ 14、 16.56.60・・・ビット線18、20・
・・Nチャネル電界効果トランジスタ22・・・ワード
線 54、58・・・トランジスタ 62、64・・・コンデンサ 66、68.70.74−・・トランジスタ71、76
・・・人力線 72、75・・・コンデンサ
のメモリ・セルを示す図であり、第2図は、強誘電体コ
ンデンサに対する履歴曲線を表す図であり、 第3図は、本発明の二重パルス読出し方法を実行するた
めに用いることのできる回路を示す図であり、 第4図は、第3図の回路に有用な時間ダイアダラムを表
す図である。 10・・・メモリ・セル 1252・・・強誘電体コンデンサ 14、 16.56.60・・・ビット線18、20・
・・Nチャネル電界効果トランジスタ22・・・ワード
線 54、58・・・トランジスタ 62、64・・・コンデンサ 66、68.70.74−・・トランジスタ71、76
・・・人力線 72、75・・・コンデンサ
Claims (1)
- 【特許請求の範囲】 1、強誘電体コンデンサと、第1のビット線と、該コン
デンサの一方のプレートを該第1の ビット線に結合する第1の切替部と、第2のビット線と
、該コンデンサのもう一方のプ レートを該第2のビット線に結合する第2の切替部とを
有することを特徴とする不揮発性のメモリ・セル。 2、上記第1の切替部および第2の切替部の双方を制御
するために結合されているワード線を更に有することを
特徴とする請求項1に記載のメモリ・セル。 3、上記切替部はトランジスタを有することを特徴とす
る請求項2に記載のメモリ・セル。 4、強誘電体コンデンサを用いる不揮発性のメモリ・セ
ル中に記憶されているデータを読み出す方法において、
該コンデンサに第1のパルスを加えて第1の結果信号を
蓄積するス テップと、該コンデンサに第2のパルスを加えて第2の
結果信号を造出するステップと、該第1の結果信号と第
2の結果信号とを組み合わせるステップとを有すること
を特徴とする方法。 5、上記蓄積するステップは、コンデンサ上に電荷を蓄
積することを含むことを特徴とする請求項4に記載の方
法。 6、上記蓄積するステップおよび上記造出するステップ
は、上記第1の結果信号を第1の蓄積用コンデンサに蓄
積することおよび上記第2の結果信号を第2の蓄積用コ
ンデンサに蓄積することを特徴とする請求項4に記載の
方法。 7、上記第1のパルスは第1の極性センスで上記コンデ
ンサに加えられ、また上記第2のパルスは第2の極性セ
ンスで加えられることを特徴とする請求項4に記載の方
法。 8、上記第1のパルスおよび上記第2のパルスはそれぞ
れ同一の極性の電圧の偏りを有するが、該パルスの一方
は上記強誘電体コンデンサの一方のプレートに加えられ
、該パルスのもう一方は上記強誘電体コンデンサのもう
一方のプレートに加えられることを特徴とする請求項7
に記載の方法。 9、上記第1のパルスは上記強誘電体コンデンサの一方
のプレートに結合する第1のビット線を介して加えられ
、上記第2のパルスは上記強誘電体コンデンサのもう一
方のプレートに結合する第2のビット線を介して加えら
れることを特徴とする請求項8に記載の方法。 10、上記強誘電体コンデンサを1つの蓄積部からは隔
離し、同時にもう1つの蓄積部を該強誘電体コンデンサ
に結合し、然る後に上記強誘電体コンデンサを上記もう
1つのビット線および上記もう1つの蓄積部から隔離し
、同時に該強誘電体コンデンサを上記1つの蓄積部に結
合することを更に含むことを特徴とする請求項9に記載
の方法。 11、上記第1のパルスは上記強誘電体コンデンサを履
歴ループの1つの分枝に沿って駆動し、上記第2のパル
スは上記強誘電体コンデンサを履歴ループのもう1つ別
の分枝に沿って駆動することを特徴とする請求項4に記
載の方法。 12、強誘電体コンデンサを記憶用に用いる不揮発性の
メモリ・セル中に記憶されているデータを読み出す方法
において、 第1のパルスを該強誘電体コンデンサに加 えて、該強誘電体コンデンサに選択的に結合する第1の
蓄積用コンデンサ上に信号を造出し、同時に該強誘電体
コンデンサを第2の蓄積用コンデンサから隔離するステ
ップと、 然る後に、第2のパルスを該強誘電体コン デンサに加えて、該強誘電体コンデンサに選択的に結合
する第2の蓄積用コンデンサ上に信号を造出し、同時に
該強誘電体コンデンサを第1の蓄積用コンデンサから隔
離するス テップと、 第1の蓄積用コンデンサからの信号と第2 の蓄積用コンデンサからの信号とを組み合わせて、強誘
電体コンデンサの最初の極性状態を決定するステップと を有することを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US243414 | 1988-09-12 | ||
US07/243,414 US4888733A (en) | 1988-09-12 | 1988-09-12 | Non-volatile memory cell and sensing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02113496A true JPH02113496A (ja) | 1990-04-25 |
JPH0734315B2 JPH0734315B2 (ja) | 1995-04-12 |
Family
ID=22918691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23304889A Expired - Lifetime JPH0734315B2 (ja) | 1988-09-12 | 1989-09-11 | 不揮発性メモリ・セル及びその読み出し方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4888733A (ja) |
EP (1) | EP0359404B1 (ja) |
JP (1) | JPH0734315B2 (ja) |
AU (1) | AU595147B1 (ja) |
DE (2) | DE359404T1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04228191A (ja) * | 1990-06-21 | 1992-08-18 | Seiko Instr Inc | 半導体集積回路 |
US5955755A (en) * | 1996-03-25 | 1999-09-21 | Asahi Kasei Kogyo Kabushiki Kaisha | Semiconductor storage device and method for manufacturing the same |
US10854276B2 (en) | 2016-08-31 | 2020-12-01 | Micron Technology, Inc. | Apparatuses and methods including two transistor-one capacitor memory and for accessing same |
US10867675B2 (en) | 2017-07-13 | 2020-12-15 | Micron Technology, Inc. | Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells |
US10872650B2 (en) | 2016-08-31 | 2020-12-22 | Micron Technology, Inc. | Ferroelectric memory cells |
US10885964B2 (en) | 2016-08-31 | 2021-01-05 | Micron Technology, Inc. | Apparatuses and methods including ferroelectric memory and for operating ferroelectric memory |
US10998031B2 (en) | 2016-08-31 | 2021-05-04 | Micron Technology, Inc. | Apparatuses and methods including ferroelectric memory and for accessing ferroelectric memory |
Families Citing this family (113)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5109357A (en) * | 1988-04-22 | 1992-04-28 | Ramtron Corporation | DRAM memory cell and method of operation thereof for transferring increased amount of charge to a bit line |
US5293563A (en) * | 1988-12-29 | 1994-03-08 | Sharp Kabushiki Kaisha | Multi-level memory cell with increased read-out margin |
US5219779A (en) * | 1989-05-11 | 1993-06-15 | Sharp Kabushiki Kaisha | Memory cell for dynamic random access memory |
US5192704A (en) * | 1989-06-30 | 1993-03-09 | Texas Instruments Incorporated | Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell |
US5136534A (en) * | 1989-06-30 | 1992-08-04 | Texas Instruments Incorporated | Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell |
US5121353A (en) * | 1989-07-06 | 1992-06-09 | Kabushiki Kaisha Toshiba | Ferroelectric capacitor memory circuit MOS setting and transmission transistor |
US5086412A (en) * | 1990-11-21 | 1992-02-04 | National Semiconductor Corporation | Sense amplifier and method for ferroelectric memory |
US5119154A (en) * | 1990-12-03 | 1992-06-02 | Micron Technology, Inc. | Ferroelectric capacitor and method for forming local interconnect |
US5273927A (en) * | 1990-12-03 | 1993-12-28 | Micron Technology, Inc. | Method of making a ferroelectric capacitor and forming local interconnect |
US5357460A (en) * | 1991-05-28 | 1994-10-18 | Sharp Kabushiki Kaisha | Semiconductor memory device having two transistors and at least one ferroelectric film capacitor |
US5142437A (en) * | 1991-06-13 | 1992-08-25 | Ramtron Corporation | Conducting electrode layers for ferroelectric capacitors in integrated circuits and method |
US5262982A (en) * | 1991-07-18 | 1993-11-16 | National Semiconductor Corporation | Nondestructive reading of a ferroelectric capacitor |
US5218566A (en) * | 1991-08-15 | 1993-06-08 | National Semiconductor Corporation | Dynamic adjusting reference voltage for ferroelectric circuits |
US5237533A (en) * | 1991-12-20 | 1993-08-17 | National Semiconductor Corporation | High speed switched sense amplifier |
US5191510A (en) * | 1992-04-29 | 1993-03-02 | Ramtron International Corporation | Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices |
JPH0677434A (ja) * | 1992-08-27 | 1994-03-18 | Hitachi Ltd | 半導体記憶装置 |
US5309391A (en) * | 1992-10-02 | 1994-05-03 | National Semiconductor Corporation | Symmetrical polarization enhancement in a ferroelectric memory cell |
US6373743B1 (en) | 1999-08-30 | 2002-04-16 | Symetrix Corporation | Ferroelectric memory and method of operating same |
DE69413567T2 (de) * | 1993-01-12 | 1999-06-02 | Koninklijke Philips Electronics N.V., Eindhoven | Prozessorsystem mit ferroelektrischem Speicher |
US5432731A (en) * | 1993-03-08 | 1995-07-11 | Motorola, Inc. | Ferroelectric memory cell and method of sensing and writing the polarization state thereof |
US5381364A (en) * | 1993-06-24 | 1995-01-10 | Ramtron International Corporation | Ferroelectric-based RAM sensing scheme including bit-line capacitance isolation |
US5406510A (en) * | 1993-07-15 | 1995-04-11 | Symetrix Corporation | Non-volatile memory |
US5424975A (en) * | 1993-12-30 | 1995-06-13 | Micron Technology, Inc. | Reference circuit for a non-volatile ferroelectric memory |
JP3710507B2 (ja) * | 1994-01-18 | 2005-10-26 | ローム株式会社 | 不揮発性メモリ |
JP3570692B2 (ja) * | 1994-01-18 | 2004-09-29 | ローム株式会社 | 不揮発性メモリ |
JP3599291B2 (ja) * | 1994-01-18 | 2004-12-08 | ローム株式会社 | 不揮発性メモリ |
US5504699A (en) * | 1994-04-08 | 1996-04-02 | Goller; Stuart E. | Nonvolatile magnetic analog memory |
JP3635716B2 (ja) * | 1994-06-16 | 2005-04-06 | ローム株式会社 | 不揮発性メモリ |
US5489548A (en) * | 1994-08-01 | 1996-02-06 | Texas Instruments Incorporated | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers |
US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
US5589284A (en) * | 1994-08-01 | 1996-12-31 | Texas Instruments Incorporated | Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics |
US5585300A (en) * | 1994-08-01 | 1996-12-17 | Texas Instruments Incorporated | Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes |
US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
US5566045A (en) * | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
US5622893A (en) * | 1994-08-01 | 1997-04-22 | Texas Instruments Incorporated | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes |
US5541870A (en) * | 1994-10-28 | 1996-07-30 | Symetrix Corporation | Ferroelectric memory and non-volatile memory cell for same |
US5487032A (en) * | 1994-11-10 | 1996-01-23 | Symetrix Corporation | Method and apparatus for reduced fatigue in ferroelectric memory elements |
JP3186485B2 (ja) * | 1995-01-04 | 2001-07-11 | 日本電気株式会社 | 強誘電体メモリ装置およびその動作制御方法 |
JP3127751B2 (ja) * | 1995-01-04 | 2001-01-29 | 日本電気株式会社 | 強誘電体メモリ装置およびその動作制御方法 |
JP2748873B2 (ja) * | 1995-01-04 | 1998-05-13 | 日本電気株式会社 | 強誘電体メモリ装置およびその動作制御方法 |
US5508954A (en) * | 1995-02-27 | 1996-04-16 | Symetrix Corporation | Method and apparatus for reduced fatigue in ferroelectric memory |
US5592410A (en) | 1995-04-10 | 1997-01-07 | Ramtron International Corporation | Circuit and method for reducing a compensation of a ferroelectric capacitor by multiple pulsing of the plate line following a write operation |
US5638318A (en) * | 1995-09-11 | 1997-06-10 | Micron Technology, Inc. | Ferroelectric memory using ferroelectric reference cells |
US5682344A (en) * | 1995-09-11 | 1997-10-28 | Micron Technology, Inc. | Destructive read protection using address blocking technique |
US5677865A (en) * | 1995-09-11 | 1997-10-14 | Micron Technology, Inc. | Ferroelectric memory using reference charge circuit |
US5905672A (en) * | 1997-03-27 | 1999-05-18 | Micron Technology, Inc. | Ferroelectric memory using ferroelectric reference cells |
US5680344A (en) * | 1995-09-11 | 1997-10-21 | Micron Technology, Inc. | Circuit and method of operating a ferrolectric memory in a DRAM mode |
US5592411A (en) * | 1995-11-02 | 1997-01-07 | Motorola, Inc. | Non-volatile register and method for accessing data therein |
US5721699A (en) * | 1996-03-18 | 1998-02-24 | Symetrix Corporation | Ferroelectric memory with feedback circuit |
US5724283A (en) * | 1996-06-14 | 1998-03-03 | Motorola, Inc. | Data storage element and method for restoring data |
US5990513A (en) | 1996-10-08 | 1999-11-23 | Ramtron International Corporation | Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion |
KR100206713B1 (ko) * | 1996-10-09 | 1999-07-01 | 윤종용 | 강유전체 메모리 장치에서의 비파괴적 억세싱 방법 및 그 억세싱 회로 |
US6097624A (en) | 1997-09-17 | 2000-08-01 | Samsung Electronics Co., Ltd. | Methods of operating ferroelectric memory devices having reconfigurable bit lines |
KR100224673B1 (ko) * | 1996-12-13 | 1999-10-15 | 윤종용 | 불휘발성 강유전체 메모리장치 및 그의 구동방법 |
US5912846A (en) * | 1997-02-28 | 1999-06-15 | Ramtron International Corporation | Serial ferroelectric random access memory architecture to equalize column accesses and improve data retention reliability by mitigating imprint effects |
US5852571A (en) * | 1997-03-14 | 1998-12-22 | Micron Technology, Inc. | Nonvolatile ferroelectric memory with folded bit line architecture |
KR100297874B1 (ko) | 1997-09-08 | 2001-10-24 | 윤종용 | 강유전체랜덤액세스메모리장치 |
KR19990030710A (ko) * | 1997-10-02 | 1999-05-06 | 김영환 | 강유전체 메모리 장치 및 그 동작 방법 |
JPH11110976A (ja) * | 1997-10-02 | 1999-04-23 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP3495905B2 (ja) * | 1998-02-19 | 2004-02-09 | シャープ株式会社 | 半導体記憶装置 |
KR100268947B1 (ko) * | 1998-04-03 | 2000-10-16 | 김영환 | 비휘발성 강유전체 메모리 및 그의 제어회로 |
US6249014B1 (en) | 1998-10-01 | 2001-06-19 | Ramtron International Corporation | Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices |
US6441414B1 (en) | 1998-10-13 | 2002-08-27 | Symetrix Corporation | Ferroelectric field effect transistor, memory utilizing same, and method of operating same |
US5995407A (en) * | 1998-10-13 | 1999-11-30 | Celis Semiconductor Corporation | Self-referencing ferroelectric memory |
US6339238B1 (en) | 1998-10-13 | 2002-01-15 | Symetrix Corporation | Ferroelectric field effect transistor, memory utilizing same, and method of operating same |
US6174735B1 (en) | 1998-10-23 | 2001-01-16 | Ramtron International Corporation | Method of manufacturing ferroelectric memory device useful for preventing hydrogen line degradation |
US6031754A (en) * | 1998-11-02 | 2000-02-29 | Celis Semiconductor Corporation | Ferroelectric memory with increased switching voltage |
US6282126B1 (en) | 1998-12-16 | 2001-08-28 | Micron Technology, Inc. | Flash memory with overerase protection |
US6242299B1 (en) | 1999-04-01 | 2001-06-05 | Ramtron International Corporation | Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode |
US6201731B1 (en) | 1999-05-28 | 2001-03-13 | Celis Semiconductor Corporation | Electronic memory with disturb prevention function |
US6147895A (en) * | 1999-06-04 | 2000-11-14 | Celis Semiconductor Corporation | Ferroelectric memory with two ferroelectric capacitors in memory cell and method of operating same |
US6370056B1 (en) | 2000-03-10 | 2002-04-09 | Symetrix Corporation | Ferroelectric memory and method of operating same |
US20050094457A1 (en) * | 1999-06-10 | 2005-05-05 | Symetrix Corporation | Ferroelectric memory and method of operating same |
US6141238A (en) * | 1999-08-30 | 2000-10-31 | Micron Technology, Inc. | Dynamic random access memory (DRAM) cells with repressed ferroelectric memory methods of reading same, and apparatuses including same |
DE19950581A1 (de) | 1999-10-20 | 2001-04-26 | Infineon Technologies Ag | Anordnung zur Selbstreferenzierung von ferroelektrischen Speicherzellen |
JP4047531B2 (ja) | 2000-10-17 | 2008-02-13 | 株式会社東芝 | 強誘電体メモリ装置 |
WO2002052572A1 (en) * | 2000-12-27 | 2002-07-04 | International Business Machines Corporation | Static 2t-1c ferroelectric memory |
US7085186B2 (en) * | 2001-04-05 | 2006-08-01 | Purple Mountain Server Llc | Method for hiding a refresh in a pseudo-static memory |
KR100434317B1 (ko) | 2001-06-30 | 2004-06-04 | 주식회사 하이닉스반도체 | 강유전체 메모리 및 그의 구동 방법 |
US6459609B1 (en) | 2001-12-13 | 2002-10-01 | Ramtron International Corporation | Self referencing 1T/1C ferroelectric random access memory |
US7408218B2 (en) * | 2001-12-14 | 2008-08-05 | Renesas Technology Corporation | Semiconductor device having plural dram memory cells and a logic circuit |
US6953730B2 (en) | 2001-12-20 | 2005-10-11 | Micron Technology, Inc. | Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics |
US6661695B2 (en) | 2002-05-01 | 2003-12-09 | Ramtron International Corporation | Capacitance sensing technique for ferroelectric random access memory arrays |
US6809949B2 (en) * | 2002-05-06 | 2004-10-26 | Symetrix Corporation | Ferroelectric memory |
US6804136B2 (en) | 2002-06-21 | 2004-10-12 | Micron Technology, Inc. | Write once read only memory employing charge trapping in insulators |
US7193893B2 (en) | 2002-06-21 | 2007-03-20 | Micron Technology, Inc. | Write once read only memory employing floating gates |
US6970370B2 (en) * | 2002-06-21 | 2005-11-29 | Micron Technology, Inc. | Ferroelectric write once read only memory for archival storage |
US6888739B2 (en) | 2002-06-21 | 2005-05-03 | Micron Technology Inc. | Nanocrystal write once read only memory for archival storage |
US7154140B2 (en) | 2002-06-21 | 2006-12-26 | Micron Technology, Inc. | Write once read only memory with large work function floating gates |
US6996009B2 (en) | 2002-06-21 | 2006-02-07 | Micron Technology, Inc. | NOR flash memory cell with high storage density |
US7221017B2 (en) | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide-conductor nanolaminates |
US7221586B2 (en) | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide nanolaminates |
US6888187B2 (en) * | 2002-08-26 | 2005-05-03 | International Business Machines Corporation | DRAM cell with enhanced SER immunity |
US6894916B2 (en) | 2002-09-27 | 2005-05-17 | International Business Machines Corporation | Memory array employing single three-terminal non-volatile storage elements |
US6744087B2 (en) | 2002-09-27 | 2004-06-01 | International Business Machines Corporation | Non-volatile memory using ferroelectric gate field-effect transistors |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
US7709402B2 (en) | 2006-02-16 | 2010-05-04 | Micron Technology, Inc. | Conductive layers for hafnium silicon oxynitride films |
US20080001292A1 (en) * | 2006-06-28 | 2008-01-03 | Marina Zelner | Hermetic Passivation Layer Structure for Capacitors with Perovskite or Pyrochlore Phase Dielectrics |
US8361811B2 (en) | 2006-06-28 | 2013-01-29 | Research In Motion Rf, Inc. | Electronic component with reactive barrier and hermetic passivation layer |
IT1400933B1 (it) | 2010-06-21 | 2013-07-02 | St Microelectronics Srl | Touch sensor and method of forming a touch sensor. |
US8723654B2 (en) | 2010-07-09 | 2014-05-13 | Cypress Semiconductor Corporation | Interrupt generation and acknowledgment for RFID |
US9092582B2 (en) | 2010-07-09 | 2015-07-28 | Cypress Semiconductor Corporation | Low power, low pin count interface for an RFID transponder |
US9846664B2 (en) | 2010-07-09 | 2017-12-19 | Cypress Semiconductor Corporation | RFID interface and interrupt |
US8488361B2 (en) | 2011-02-01 | 2013-07-16 | Stmicroelectronics S.R.L. | Memory support provided with memory elements of ferroelectric material and improved non-destructive reading method thereof |
ITTO20110181A1 (it) | 2011-02-01 | 2012-08-02 | St Microelectronics Srl | Supporto di memorizzazione provvisto di elementi di materiale ferroelettrico e relativo metodo di lettura non distruttiva |
US8518791B2 (en) | 2011-08-12 | 2013-08-27 | Cypress Semiconductor Corporation | Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) with simultaneous formation of sidewall ferroelectric capacitors |
US8552515B2 (en) | 2011-08-12 | 2013-10-08 | Cypress Semiconductor Corporation | Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) device structure employing reduced processing steps |
US8518792B2 (en) | 2011-08-12 | 2013-08-27 | Cypress Semiconductor Corporation | Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) having a ferroelectric capacitor aligned with a three dimensional transistor structure |
US10074422B1 (en) | 2017-06-13 | 2018-09-11 | Cypress Semiconductor Corporation | 2T1C ferro-electric random access memory cell |
US10304514B2 (en) * | 2017-07-05 | 2019-05-28 | Micron Technology, Inc. | Self-reference sensing for memory cells |
US10032496B1 (en) | 2017-07-27 | 2018-07-24 | Micron Technology, Inc. | Variable filter capacitance |
US10163480B1 (en) * | 2017-07-27 | 2018-12-25 | Micron Technology, Inc. | Periphery fill and localized capacitance |
US10083973B1 (en) | 2017-08-09 | 2018-09-25 | Micron Technology, Inc. | Apparatuses and methods for reading memory cells |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5063211A (ja) * | 1973-10-05 | 1975-05-29 | ||
JPS51138347A (en) * | 1975-05-26 | 1976-11-29 | Nec Corp | Semiconductor memory device |
JPS60111389A (ja) * | 1983-11-21 | 1985-06-17 | Hitachi Ltd | 誘電体記憶装置の情報入出力装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4103342A (en) * | 1976-06-17 | 1978-07-25 | International Business Machines Corporation | Two-device memory cell with single floating capacitor |
DE3602887A1 (de) * | 1986-01-31 | 1987-08-06 | Bayer Ag | Nichtfluechtiger elektronischer speicher |
US4873664A (en) * | 1987-02-12 | 1989-10-10 | Ramtron Corporation | Self restoring ferroelectric memory |
US4809225A (en) * | 1987-07-02 | 1989-02-28 | Ramtron Corporation | Memory cell with volatile and non-volatile portions having ferroelectric capacitors |
US4893272A (en) * | 1988-04-22 | 1990-01-09 | Ramtron Corporation | Ferroelectric retention method |
-
1988
- 1988-09-12 US US07/243,414 patent/US4888733A/en not_active Expired - Lifetime
-
1989
- 1989-03-01 AU AU30862/89A patent/AU595147B1/en not_active Ceased
- 1989-08-15 EP EP89308273A patent/EP0359404B1/en not_active Expired - Lifetime
- 1989-08-15 DE DE198989308273T patent/DE359404T1/de active Pending
- 1989-08-15 DE DE68919393T patent/DE68919393T2/de not_active Expired - Fee Related
- 1989-09-11 JP JP23304889A patent/JPH0734315B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5063211A (ja) * | 1973-10-05 | 1975-05-29 | ||
JPS51138347A (en) * | 1975-05-26 | 1976-11-29 | Nec Corp | Semiconductor memory device |
JPS60111389A (ja) * | 1983-11-21 | 1985-06-17 | Hitachi Ltd | 誘電体記憶装置の情報入出力装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04228191A (ja) * | 1990-06-21 | 1992-08-18 | Seiko Instr Inc | 半導体集積回路 |
US5955755A (en) * | 1996-03-25 | 1999-09-21 | Asahi Kasei Kogyo Kabushiki Kaisha | Semiconductor storage device and method for manufacturing the same |
US6084260A (en) * | 1996-03-25 | 2000-07-04 | Asahi Kasei Kogyo Kabushiki Kaisha | Semiconductor storage device and method for manufacturing the same |
US10854276B2 (en) | 2016-08-31 | 2020-12-01 | Micron Technology, Inc. | Apparatuses and methods including two transistor-one capacitor memory and for accessing same |
US10872650B2 (en) | 2016-08-31 | 2020-12-22 | Micron Technology, Inc. | Ferroelectric memory cells |
US10885964B2 (en) | 2016-08-31 | 2021-01-05 | Micron Technology, Inc. | Apparatuses and methods including ferroelectric memory and for operating ferroelectric memory |
US10998031B2 (en) | 2016-08-31 | 2021-05-04 | Micron Technology, Inc. | Apparatuses and methods including ferroelectric memory and for accessing ferroelectric memory |
US11107515B2 (en) | 2016-08-31 | 2021-08-31 | Micron Technology, Inc. | Ferroelectric memory cells |
US11205468B2 (en) | 2016-08-31 | 2021-12-21 | Micron Technology, Inc. | Apparatuses and methods including ferroelectric memory and for operating ferroelectric memory |
US11574668B2 (en) | 2016-08-31 | 2023-02-07 | Micron Technology, Inc. | Apparatuses and methods including ferroelectric memory and for operating ferroelectric memory |
US10867675B2 (en) | 2017-07-13 | 2020-12-15 | Micron Technology, Inc. | Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells |
US11901005B2 (en) | 2017-07-13 | 2024-02-13 | Micron Technology, Inc. | Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells |
Also Published As
Publication number | Publication date |
---|---|
DE359404T1 (de) | 1990-10-18 |
AU595147B1 (en) | 1990-03-22 |
DE68919393T2 (de) | 1995-03-30 |
JPH0734315B2 (ja) | 1995-04-12 |
US4888733A (en) | 1989-12-19 |
EP0359404B1 (en) | 1994-11-17 |
EP0359404A3 (en) | 1991-05-02 |
EP0359404A2 (en) | 1990-03-21 |
DE68919393D1 (de) | 1994-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02113496A (ja) | 不揮発性メモリ・セル及びその読み出し方法 | |
JP2736072B2 (ja) | データ記憶回路および方法 | |
KR100345892B1 (ko) | 비휘발성메모리 | |
US4914627A (en) | One transistor memory cell with programmable capacitance divider | |
US4873664A (en) | Self restoring ferroelectric memory | |
US5373463A (en) | Ferroelectric nonvolatile random access memory having drive line segments | |
US6587367B1 (en) | Dummy cell structure for 1T1C FeRAM cell array | |
US5991188A (en) | Non-volatile ferroelectric memory with section plate line drivers and method for accessing the same | |
JP2953316B2 (ja) | 不揮発性強誘電体メモリ | |
JP3847933B2 (ja) | 不揮発性強誘電体メモリ装置 | |
US4918654A (en) | SRAM with programmable capacitance divider | |
KR100324594B1 (ko) | 강유전체 메모리 장치 | |
US7113419B2 (en) | Ferroelectric memory device and method of reading a ferroelectric memory | |
JPH05198194A (ja) | 強誘電体コンデンサの非破壊的読取 | |
US10978127B2 (en) | Ferroelectric random access memory sensing scheme | |
JP2004526268A (ja) | 強誘電体メモリおよびその動作方法 | |
EP1127354A1 (en) | Ferroelectric memory with increased switching voltage | |
US6859380B2 (en) | Ferroelectric memory and method of operating same | |
KR100220840B1 (ko) | 반도체메모리장치 및 그 구동방법 | |
KR20190082089A (ko) | 메모리 장치 | |
EP1069573B1 (en) | Ferroelectric memory device with reset circuit | |
WO1999026252A1 (fr) | Memoire a semi-conducteurs et methode permettant d'acceder a cette memoire | |
JP4253734B2 (ja) | 強誘電体メモリ装置およびその装置からのデータ読み出し方法 | |
US6972983B2 (en) | Increasing the read signal in ferroelectric memories | |
JP3597163B2 (ja) | 強誘電体メモリセルの読み出し方法および読み出し回路 |