JPH02112025A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置に係り、特にデータ格納装置の
スタックとプロセッサ内資源とのデータ転送制御に関す
る。

〔従来の技術〕

情報処理装置におけるデータの格納手段としてスタック
（棚）があり、一般によく活用されている。スタックは
、格納するデータを、格納した順に保持し、取出す際に
は最後に格納したデータを取出すものであり、ＬＩＦＯ
（ラストイン　ファーストアウト：　Ｌａ５ｔ　Ｉｎ　
Ｆｉｒｓｔ　０ｕｔ）とも呼ばれる。

スタックに新しいデータを書き込む（スタックに積む）
操作はプッシュ操作、スタックから読み込む（スタック
から降す）操作はポツプ操作（あるいは、プル操作）と
呼ばれる。スタックに対する操作は、すべてこの２つの
基本操作で行なわれる。

スタックは、スタックトップ（最後にプッシュさレタデ
ータ）へのポインタを用いることでソフトウェア的に容
易に実現できる。

例えば、　６８０００系のアーキテクチャが森　亮−監
修、喜田祐三、他著ｒ６８０００マイクロコンピュータ
」頁１６２−１６４に記述されている。上記χ献のよう
に、メモリの上位アドレスから下位アドレスに向ってデ
・−タを追加するスタックは、スタックポインタをＳＰ
とすると、 プッシュ操作：ブリデクリメントｒ−（Ｓ　Ｐ）Ｊポツ
プ操作：ボストインクリメントｒ−（ｓｐ）＋」 により１行なうことができる。最も単純な例としてデー
タ転送命令■ＯＶ６を用いると、ｍｏｖｅ　　＜ｅａｔ
＞　　、　−（Ｓ　　Ｐ）は第１オペランドで指定され
たアドレス＜ｅａｌ＞の内容を、ＳＰのデクリメント後
のアドレスへ書き込む操作であり、 ５Ｐ４−８Ｐ−ｄ （ｓ　　ｐ）←　（ｅａｌ〉 を行なうことで、スタックヘプツシュしている。

ここに、ｄはスタックに置かれるデータ長（固定長）で
あり、（ｓｐ）はＳＰの指す先の内容値を表わす、また
。

ｍｏｖｅ（ＳＰ）＋、　　（ｅａｔ＞ は、 ５Ｐ４−８Ｐ＋ｄ 〈ｅむ〉←（ＳＰ） を行なうことで２スタツクからポツプし、　　＜ｅａｚ
＞へ格納している。

以上のように、ソフトウェア的にスタックを構成するこ
とは容易であるが、ハードウェア備え付きのスタックも
ある０例えば前述の６８０００系においては、システム
スタックを備えている。このシステムスタックは、アド
レスレジスタの１つであるＡ７を、システムスタックポ
インタとして用い、上位アドレスから下位アドレスへ向
けて主記憶上に実現されている。このシステムスタック
を操作する命令として、ｐｅａ（プッシュ　エフエクテ
イブ　アドレス：　ｐｕｓｈ　ｅｆｆｅｃｔｉｖｅ　ａ
ｄｄｒｅｓｓ）命令、Ｑｅａ（ロード　エフエクテイブ
　アドレス：Ｑｏａｄｅｆｆｅｃｔｉｖｅ　ａｄｄｒｅ
ｓｓ）命令等の直接操作する命令の他、手続き呼出し、
復帰に用いるｊａｒ（ジャンプサブ　ルーチン：　ｊｕ
ｍｐ　ｓｕｂ　ｒｏｕｔｊ、ｒｅ）命令、ｒｔｓ（リタ
ーン　フロム　サブルーチン：　ｒｅｔｕｒｎ　ｆｒｏ
ｍｓｕｂｒｏｕｔｉｒｓ）命令においても、戻りアドレ
ス、パラメータ値等をスタックへの積み降しで行えるよ
うに、連動して操作が行なわれる命命もある。従って、
一般のプログラムにおいて（ソフトウェア的に作られな
くとも）スタック操作が頻繁に行なわれており、全体的
な処理性能に大きな影響を与える。

〔発明が解決しようとする課題〕

上記従来技術は、スタックへプッシュするデータの内容
とは無関係にプッシュ・ポツプ操作を行なっている。従
って、同一データを連続的にプッシュしたり、プッシュ
後すぐポツプするようなプログラムであっても主記憶上
のスタック領域とＬＳＩチップ内の関連領域（レジスタ
等）との間で頻繁に配送が行なわれてしまう。しかしな
がら、プッシュすべきデータ列の内容（例えば同一デー
タの連続的プッシュ）によっては、複数のプッシュ・ポ
ツプ操作と同等の効果を１回のデータ転送で得ることも
可能である。上記従来技術では、このようなスタックデ
ータの内容に応じたプッシュ・ポツプ動作の点について
配慮がなされておらず。

結果として、冗長なデータ転送が行なわれるという問題
があった。

本発明の目的は、スタックのプッシュ操作及びポツプ操
作をデータの内容に応じて効率的に行なうことにある。

〔課題を解決するための手段〕

上記目的は、過去にスタックにプッシュした情報の一部
を保持するスタック情報保持装置を設け、そのスタック
情報保持装置の内容と、新規に行なうプッシュまたはポ
ツプ操作の内容に従って動作するスタック制御装置を設
けることにより達成される。

〔作用〕

スタック情報保持装置は、スタックに転送すべきデータ
群の一部をプッシュ操作の段階で保留状態とし、ＬＳＩ
チップ内に保持することを可能とする。それによ、つて
、ポツプ操作を行なう際に。

保留されたプッシュ操作がある場合には、プッシュ操作
保留を解除することで、実際のスタックとのデータ転送
が不要になり、処理を高速化することができる。又、同
一データを連続的にプッシュする場合には、プッシュデ
ータと、その反復回数（プッシュ操作の回数）に置かえ
て保持する。それによって、保留状態を解除し、実際に
スタックとのデータ転送の必要が生じた場合にも、デー
タとその反復回数に圧縮して一度にまとめて転送できる
ので、処理の高速化が図られる。

〔実施例〕

以下の本発明の実施例の記述において、スタックはすべ
て下位から上位アドレスへ向うものとし、ユーザスタッ
ク、システムスタックの区別は行なわないが１両者を包
含するものとして単にスタックと呼ぶ、又、プッシュ操
作、ポツプ操作は、それぞれの動作が連続的に引起こさ
れる場合も含んでおり、命令語による明示的操作に限定
しない。

また、スタック操作は、前述した通り、オペランドに指
定するのみで行なえるが、同操作を引起こす命令をすべ
て代表して。

プッシュ命令　ｐｕｓｈ　Ａ、　−（Ｓ　Ｐ）ポツプ命
令　ＰＵＰ　　（ＳＰ）　＋、Ｂの形式で置き、それぞ
れ、「データＡをスタックヘプツシュする」、「スタッ
クトップの値をポツプし、Ｂへ格納する」なる意味をも
つものとする、第１図は１本発明の第一実施例を含む情
報処理装置をブロックダイヤグラムで示す、この装置は
５゜プロセッサ（ＬＳＩチップ）１と、主記憶装置２か
ら成る。プロセッサ１は、概略的にいえば、内部バス１
０に接続された演算部９とプログラム制御部とから成り
、プログラム制御部は、命令レジスタ５と、命令デコー
ダ６と、命令アドレスレジスタ３、及びスタックポイン
タ４に加えて、スタック制御部Ｒ７と、スタック情報保
持袋Ｗ！、８を有する。内部バス１０は１図において点
線で略記されるように、適当なインタフェースと外部バ
スを介して主記憶装置２に接続される。主記憶装置２に
は、プロセッサ１に対する命令列を格納したユーザプロ
グラム２１と、このユーザプログラムが使用するスタッ
ク領域２２が存在する。

スタック情報保持装置８は、プロセッサ内にスタックの
情報を保持するため、スタックデータレジスタ　（ＳＤ
Ｒ）８１と反復カウントレジスタ（ＲＣ：Ｒ）８２を備
えている。５ＤＲ８１はスタックにプッシュすべきデー
タを、ＲＣＲ８２は、プッシュすべき回数を保持するも
のである。この両者を用いることで、同一値の連続した
プッシュ操作では次のプッシュ操作が行なわれるまでス
タックへのデータの書込みが保留できる。また、主記憶
上のスタック２２の一構成単位も同様にデータ部２２１
とカウント部２２２の構成となっており、スタック情報
保持装置の内容をそのままスタックとの間で転送できる
。

次に、上記反復カウンタ付スタック装置のプッシュ動作
、ポツプ動作の詳細を、それぞれ第２図第３図のフロー
チャートを用いて説明する。

第２図は、現在のスタックポインタＳＰを１単位進めた
場所にデータＸを格納するスタックプッシュ操作命令 ｒｐｕｓｈ　　Ｘ、　　（ＳＰ）Ｊ に対する本実施例における処理の流れを示す。

まず、プッシュすべきデータＸが、５ＤＲ８１が保持し
ている直前のプッシュ値と等しいか否かを判定する（２
０１）、等しい場合には、同一データのプッシュ操作で
あるので、ＲＣＲ８２をインクリメント（２０５）Ｌ、
５ＤＲ８１とＲＣＲ８２は引続いて保留状態として処理
を終了する。

両者が等しくない場合には、現在保留状態にあるプッシ
ュデータがあるかどうかをＲＣＲ８２によって判断する
（２０２）。

ＲＣＲ＝Ｏの場合には保留したプッシュデータが存在し
ないので、５ＤＲ８１にＸを格納し、ＲＣＲ８２に１を
設定する（２０４）。

ＲＣＲがＯでない場合は、既に保留状態のデータが５Ｄ
Ｒ８１にその反復回数ＲＣＲと伴に保持されている。こ
の場合、保留状態のプッシュ操作の保留を解除し、主記
憶上のスタック領域２２１及び２２２へ転送する必要が
ある。そこで、ＳＰをデクリメントし、新しく確保した
領域２２１及び２２２へＲＣＲとＳＤＲの内容を組合せ
たデータ（ＲＣ，Ｒ，５ＤＲＩを格納することにより、
保留を解除する（２０３）。その後、上記の保留プッシ
ュデータが存在しない場合と同様にして、現プッシュ操
作を保留（２０４）して、処理を終了する。

第３図は、現在のスタックトップのデータを、Ｙに格納
し、ＳＰをインクリメントすることで１単位戻すスタッ
クポツプ命令、 ｒｐｏｐ　　（ＳＰ）＋、ＹＪ の処理の流れを示す。

まず、ポツプすべきデータが保留状態にあるか否かをＲ
ＣＲ８２の値により判断する（３０１）。

ＲＣＲがＯでない場合は、少なくとも１回以上のプッシ
ュデータが保留状態にあるので、ＲＣＲをデクリメント
し、ＹにＳＤＲの値を格納する（３０３）ことで処理は
終了する。

ポツプすべきデータが保留状態になっておらず、実際の
スタック上にしか存在しない場合には、現在のＳＰの内
容を読み出し、ＲＣＲ，ＳＤＲへ転送した後ＳＰをイン
クリメントする（３０２）、その後保留プッシュデータ
が存在する場合と同様の処理を行なえばよい（３０３）
。

次に、上記の反復カウンタ付スタックを用いたプッシュ
及び、ポツプ操作の過程を第５図に示すプラグラムを例
として、第４図に模式的に示す。

第５図に示されるように、主記憶装置２中のユーザプロ
グラム２１は、同じく主記憶装置２中に存在するスタッ
ク２２に対するプッシュ操作、ポツブ操作を行なってい
る。まず、スタック２２に何も積まれていない初期状態
、第４図（ａ）においては、５ＤＲ８１、ＲＣＲ８２と
もｏで初期化されており、ＳＦ３はスタックの底を指し
ている。

次にプッシュ命令４０１，４０２が計２回行なわれた後
のプログラム領域■における各構成要素の内容を示すの
が第４図（ｂ）である、この時点で、データＡの２回の
プッシュ操作はまだ保留状態にアリ、プロセッサ内（７
）ＳＤＲ８１，ＲＣＲ８２に保持されているのみで、実
際のスタック２２にはまだ格納されていない、（従って
ＳＦ３も第４図（ａ）の状態と同じである。） 次に、現在５ＤＲ８１に保持中のデータ（Ａ）と異なる
値のデータＢのプッシュ操作４０３が行われると、保留
中であった［データＡの２回のプッシュ操作が解除にな
り、５ＤＲ８１とＲＣＲ８２の内容がスタック２２へと
積まれ、新たにデータＢのプッシュを保留状態としたの
が、第４図（Ｑ）である。

ポツプ命令４０４で、スタックトップにあるデータをＸ
へ転送するが、このとき、最後にプッシュしたデータＢ
は、その反復回数１とともに、５ＤＲ８１，ＲＣＲ８２
に保持されている。　ＲＣＲ８２の内容がＯでないこと
から、５ＤＲ８１に所望の値が存在することがわかるの
で、スタック２２へアクセスすることなく、５ＤＲ８１
からデータを読み出すことができる。第４図（ｄ）次に
、Ｙへのポツプ操作４０５の処理において、ＲＣＲ８２
の内容がＯになっているので、実スタック２２から必要
なデータＡを反復回数２とともに読出し、それぞれ５Ｄ
Ｒ８１とＲＣＲ８２へとセットし、ＳＦ３をインクリメ
ント、ＲＣＲをデクリメントした状態が第４図（ｅ）で
ある。

本実施例では、反復プッシュデータを効率的に重複なく
格納するスタック２２と、プロセッサ内にスタックトッ
プ要素の格納を可能とするスタック情報保持装置！８を
備えており、これらにより効率的なスタック操作が行な
われている。すなわち、主記憶上のスタック２２と、Ｌ
ＳＩチップ上のスタックトップ要素８１．８２間のデー
タ転送は常に１回ですむため、同一データを複数回プッ
シュ・ポツプする場合も、その反復回数−１回分のデー
タ転送を省略でき、処理の高速化に寄与する効果がある
。また、スタックトップが常にプロセッサ１内に保留さ
れているため、スタックへのプッシュ・ポツプが１回づ
つ行なわれる場合にも、主記憶上のスタック２２とのデ
ータ転送は不要となり、この場合も処理が高速化される
。

さらに、反復カウンタ付データをスタック情報保持装置
を介してプッシュｌポツプするため、ユーザが意識する
スタックトップ（最後にスタックにプッシュした値）は
、主記憶上のスタック２２のデータ部２２１とプロセッ
サ内の５ＤＲ８１の両者に選択的に存在可能となってい
る。（第４図において、（ｂ）、（ｃ）、（ｅ）は、５
ＤＲ８１に、（ｄ）は、主記憶上のスタック領域２２１
に存在している。）ユーザは、スタックトップの物理的
存在場所を意識することなく、ある程度の確率でプロセ
ッサ内の高速アクセスできるレジスタ（ＳＤＲ）にスタ
ックトップを置くことができ、プロセッサ内のレジスタ
等の資源の範囲内での効率的活用が行なえる効果もある
。

スタック操作は、−船釣に、高級言語のコンパイラが、
手続き呼出しに連動して、戻りアドレス、パラメータ渡
しのために多用する。従って１手続を呼出しが頻発し、
パラメータ等が多いプログラムの実行において、より効
果的である。

次に１本発明の第二の実施例である反復スタックデータ
記憶機構を、第６図〜第９図を用いて説明する。第６図
は、第１図のスタック情報保持装置！８とスタック２２
の本実施例における構成を示す、第１図におけるのと同
じ符号は同等の要素を表わす０本実施例においては、ス
タック情報保持装置は、第一の実施例と同等の機能をも
つ５ＤＲ８４、ＲＣＲ８５の他に、スタックアドレスレ
ジスタ５ＡＲ８６を加えた３個のレジスタ組を複数備え
た疑似スタック８７を有する。（以降では、主記憶上に
存在するスタック２２は、疑似スタック８７と区別する
ため実スタックと呼ぶ、）Ｍ似スタック８７のスタック
トップを指すのが、疑似スタックポインタＰＳＰ８３で
ある。ＰＳＰの指す先はｄ　’　ｂｙｔｅ、ＱＬ位で扱
われる。ｉ番目の疑似スタックエントリの要素を、それ
ぞれ５ＤＲｉ。

ＲＣＲｉ、５ＡＲｉと記し、ｋ＋１個の疑似スタックエ
ントリがある＊　　（ｘ＝ｏ＊　　ｌｙ・・・、ｋ）。

本実施例においては、実スタックは従来技術のそれと同
等であり５各ブツシユ・ポツプ操作に伴って１ｔ１！！
成単位の要素を読書きし、（実）スタックポインタＳＰ
をデクリメント・インクリメントする。しかし、同一の
値の連続したプッシュ操作は、疑似スタック８７を用い
るので、これらのデータの転送を主記憶２上の実スタッ
ク２２との間で転送する必要がない。

以下１本実施例におけるプッシュ動作を第７図、ポツプ
動作を第８図のフローチャート図を用いて説明する。プ
ッシュ・ポツプ操作命令は、第一の実施例と同じもので
ある。

第７図は１本実施例のプッシュ動作を示す、まず、ＳＰ
を１単位デクリメントした（５０１）後。

プッシュすべきデータＸが、現在のＰＳＰ８３が指す疑
似スタック８７のスタックトップのデータ部５ＤＲｉ８
４と等しいか否かを判定する（５０２）。

等しい場合は、同一データのプッシュ操作であるので、
疑似ステックトップのカウンタ部ＲＣＲｉ８５をインク
リメント（５０３）Ｌ、処理を終了する。

等しくない場合は、ＲＣＲｉ８５の値が０か否かを調べ
る（５０４）。

Ｏの場合は、＠似スタックトップに保留スタックデータ
が存在しないので、現在のスタックプッシュ操作を保留
状態として（５０８）処理を終了する。

ＲＣＲｉの値が１以上の場合は、現在の疑似スタックト
ップを示すｉが、疑似スタックの最大エントリ数により
小さく、データの反復回数ＯＣＲｉが２回以上であるか
否かを判定する（５０５）。

上記条件５０５が満される場合には、現在保留中のプッ
シュ操作をそのまま疑似スタック８７上に保存し、新規
に疑似スタック上のエントリを確保（５０７）シ、その
新規の疑似スタックエントリにプッシュ操作を保留する
（５０８）。

−ｈ記条件５０５が満たされない場合は、疑似スタック
が満杯か、当該プッシュ操作を疑似スタック【：゛保存
する価値はないと判断して、９在保留中のデータ５ＤＲ
ｉ８４をスタック２２へと転送した（５０６）後、新し
いプッシュ操作を現用の疑似スタックエントリへ保留す
る（５０　Ｂ）。

第８図は、本実施例のポツプ動作を示す。まず、疑似ス
タックトップのスタックアドレス部５ＡＲｉ８４が　現
在のＳＰ４と等しいか否かを判定する（６０１．）。

等１．．＜ない場合には、求めるデータは疑（ｑスタッ
ク８７上にはないので、実スタック２２がらポツプし、
（６０５）、処理を終了する１、Ｓ　Ｎ’　＝　Ｓ　Ａ
　Ｒｉの場合は、ポツプすべきデータが疑似スタック８
７上に存在する可能性がある。

これはＲＣＲｊ−８５の値により判定できる（６０２）
。

ＲＣＲｉ≠０の場合は、ポツプすべきデータが疑似スタ
ックトップに存在するのでＲ，ＣＲｉ　Ｂ　５をデクリ
メン１−シ、疑似タック８７からボ・“ノブし、で処理
を終了する（６０４）。

ＲＣＲｉ＝Ｏの場合は、疑似スタック上に存在した反復
回数付スタックデータの必要回数だけのポツプ処理が上
記６０４の処理により過去のポツプ操作により既に行な
われたことを示す。従って、現在の疑似スタックトップ
のエントリを解放し。

ＰＳＰ８３を１単位下げる（６０３）。

その後、新しい疑似スタックトップのエントリに対し、
上記の５ＡＲｉとｓｐの比較（６０１）以降の処理を行
なう。

次に５上記疑似スタツク８７を用いたプッシュ及びポツ
プ操作の過程を、第５図に示すプログラムを例として、
第９図に示す。

まず、疑似スタック８７に何も積まれていない初期状態
第９図（８）においてはＰＳＰ８３が指す。

現用の疑似スタック領域（これをｉ＝０で表現する。現
用の疑似スタック領域番号が０番の意味である）の内容
は、 ５ＤＲｏ＝：Ｏ ＲＣＲｏ＝０ Ｓ　Ａ　Ｒｏ＝　Ｓ　Ｐ　＝　Ｓ　Ｐ。

となっている、ここにＳＰｏは、現時点におけるスタッ
クポインタＳＰ４の値である。次にプッシュ命令４０１
，４０２が計２回行なわれた後のプログラム領域■にお
ける各構成要素の内容を示すのが第９図（ｂ）である、
この時点で、データＡの２回のプッシュ操作は、５ＤＲ
ｏ、ＲＣＲｏに、その最後のプッシュアドレスＳ　Ａ　
Ｒｏ＝　Ｓ　Ｐ　ｚとともに保留状態にある。

さらに現用疑似スタックトップのデータ部ＳＤＲ。

の内容（Ａ）と異なる値のプッシュが行なわれると、第
９図（Ｑ）に示すように、疑似スタック８７上にプッシ
ュされ、ｉ＝１となる。ここにｉ＝０の時点の疑似スタ
ックエントリが、実スタックに反映されないのは１本実
施例においては同一データの２回以上のプッシュは、で
きる限り疑似スタックに保持するからである。もし、ｉ
＝０に対応する疑似スタックエントリのカウント部ＲＣ
Ｒｏが１であれば、疑似スタック８７に残すことなく、
実スタック２２に積まれ、ｉ＝１の疑似スタック領域は
使用されない。

第９図（ｄ）は、１回目のポンプが疑似スタック８７か
ら行われた状態、同図（ｅ）はさらに２回目のポツプが
疑似スタック８７から行なわれ、　ＰＳＰ８３もｉ＝０
の状態に戻っている状態を示している。この例において
は、第９図の実スタック２２中の斜線で示された領域２
２３〜２２５は使用されない。

本実施例では、第一の実施例と異なり、実スタックは従
来技術におけるものと同等である。但し、同一値の複数
回のプッシュ動作は、（容量の許す限り）すべてスタッ
ク情報保持装置８が保持する。

その際、ＳＦ３は通常のスタックと同様に１単位進める
ので１本実施例の効果は、スタックデータとその反復回
数を複数個プロセッサ内に保持活用できる点にある。従
って、本実施例も第一の実施例と同じ効果があるが、複
数の反復プッシュデータが出現する場合により効果的で
ある。ただし、第一の実施例よりもハードウェア量は多
く、プッシュ・ポツプの一回当りの処理量も増大してい
る。

〔発明の効果〕

本発明によれば、同一のデータの連続したプッシュ操作
およびポツプ操作を、データとその反復回数の形式に圧
縮してプロセッサ内に保持できる。

又、第一の実施例では、スタックとプロセッサ間のデー
タ転送も同形式で行なえる。これにより、メモリアクセ
スのコストをｍ＾プロセッサ内のレジスタ等のアクセス
コストをＰ＾　（スタック情報保持装置中のデータに対
するアクセスコストは。

この値に等しい）、反復回数をｎとしたとき、従来技術
に比べて、スタック操作を ｍ＾×　ｎ Ｐ＾Ｘｎ＋ｍ＾ 倍に、高速化できる。マシンサイクル数等から概算して
、。Ｐ＾：ｍ＾＝５：１とすると、１０回の反復におい
ても約３倍の高速化が達成できる。

さらに本発明の別の効果として、ポンプ処理において、
スタックデータがプロセッサ内に保持されていた場合に
は、プッシュ時とポツプ時の双方でのメモリへのアクセ
スコストが軽減されるので。

より、−層の高速化が可能である。この効果は。

第二の実施例において、より期待できる。また、関連す
る副次的効果としては、メモリへの（特に書込みの）ア
クセスが少なくなるため、パイプライン処理も効率的に
行なうことが可能となる点が挙げられる。すなわち、パ
イプライン処理において、メモリへの書込み等はその命
令先取り効果を著しく低下させる要因のひとつであり、
本発明により上記命令先取り効果を阻害する要因を抑制
することができる。

【図面の簡単な説明】

第１図は本発明の第一実施例を含む情報処理装置のブロ
ック図、第２図と第３図は第１図の装置におけるプッシ
ュ操作、ポツプ操作の処理のフローチャート、第４図は
スタック操作の各階段の過程を示す説明図、第５図はプ
ログラムの一例示図。 第６図は第二の実施例におけるスタック情報保持装置と
スタックの関連を示すブロック図、第７図と第８図は、
第二の実施例のプッシュ操作・ポツプ操作の処理のフロ
ーチャート図、第９図は、第５図のプログラム例に対す
るスタック操作の各段階の過程を示す説明図である。 １・・・プロセッサ、２・・・主記憶、４・・・スタッ
クポインタ、７・・・スタック制御装置、８・・・スタ
ック情報保持装置、２２・・・スタック、８１・・・ス
タックデータレジスタ、８２・・・反復カウントレジス
タ、８３・・・疑似スタックポインタ、８４〜８６・・
・疑似スタックのデータ部・カウント部・アドレス部、
８７・・・疑似スタック、２２１・・・スタックデータ
（データ部）、２２２・・・反復回数（カウント部）。 イ　４図 ０．）ネ刀期ｉ尺ら　（７０ｏグツム１４１〉−に■）
Ｃ）テ”−タβのＰυ５にイ１ （プログラム／ｆ！勾坂゛Ｇ９ ｄ）Ｘ／Ｘｉｎ　　ＰｏＰ才良 （プロプ“７ム４ｉ輛Ｎ・の） ｅ）イへ＾　ｐｏｐ　ｇｌ。 Ｃ加グクヘ４１埼（，０ン 臀 乙 圀 イ 図 ■ Ａを７゛・／ンユし６才に靭勇１０プ゛７ム冷シギ呪葺 胆 弄 ワ 図

Claims (1)

1. 【特許請求の範囲】 １、主記憶装置内の一定領域を占めるスタックとスタッ
   クの先頭位置を指示するスタックポインタを有し、上記
   スタックに対する操作手段として、プッシュ操作、ポッ
   プ操作を上記スタックポインタを用いて行う情報処理装
   置において、スタック操作情報の一部をプッシュ時に保
   持するスタック情報保持手段と、スタック操作命令実行
   時に、前記スタック情報保持手段の保持する情報の内容
   に応じて、上記主記憶上のスタックとスタック情報保持
   手段の間のデータ転送を制御するスタック制御手段をプ
   ロセッサ内に設けたことを特徴とする情報処理装置。 ２、スタック情報保持手段として、直前のプッシュデー
   タを保持するデータ部と、同プッシュデータのプッシュ
   回数を保持するカウンタ部の両者を有し、連続的に同一
   データをプッシュする場合には、プッシュすべきデータ
   をデータ部に保持し、同一データのプッシュ操作が行わ
   れる間はカウンタ部のインクリメントのみを行うことで
   プッシュ回数を記録し、主記憶上のスタックの操作は、
   データ部とカウンタ部の組み合わせを単位としたプッシ
   ュ操作、ポップ操作により、行うことを特徴とする請求
   項第１項記載の情報処理装置。 ３、前記スタック情報保持手段を用いたスタック操作を
   行うための特定の命令を設けたことを特徴とする請求項
   第１項記載の情報処理装置。 ４、スタック情報保持手段が、最後にプッシュしたスタ
   ック要素であるスタックトップをデータ部とカウンタ部
   の組み合わせにより保持し、データ部とカウンタ部の組
   み合わせを単位としたプッシュ操作、ポップ操作を行う
   ことで、スタック制御装置がスタックトップの存在する
   場所をプロセッサないし主記憶に切り替えることを特徴
   とする請求項第２項記載の情報処理装置。 ５、スタックへプッシュすべきデータをスタック情報保
   持手段が保持するのみで、主記憶上のスタックにはプッ
   シュしないプッシュ操作保留手段およびプッシュ操作保
   留手段により保留されたプッシュデータをスタック情報
   保持手段から直接読み込む、保留プッシュ操作のポンプ
   手段、およびプッシュ操作保留手段によりスタック情報
   保持手段に保持されたプッシュデータを主記憶上のスタ
   ックへとプッシュする保留プッシュ操作の解除手段をス
   タック制御装置内に設けたことを特徴とする請求項第１
   項記載の情報処理装置。 ６、スタック情報保持手段として、直前のプッシュデー
   タを保持するデータ部と、同プッシュデータのプッシュ
   回数を保持するカウント部と、同プッシュを行うアドレ
   スを保持するアドレス部の３社をスタック情報エントリ
   として複数個設け、その先頭スタック情報エントリの位
   置を指示する疑似スタック情報ポインタを用いてスタッ
   ク情報エントリのプッシュ操作、ポップ操作を行い疑似
   スタックを構成したことを特徴とする請求項第１項記載
   の情報処理装置。 ７、前記スタック情報保持手段中のデータ部、カウント
   部、アドレス部、疑似スタックポインタとして、汎用レ
   ジスタを指定する命令後を備えたことを特徴とする請求
   項第１項ないし第３項ならびに第６項記載の情報処理装
   置。 ８、複数のスタックにたいして各々専用のスタック情報
   保持手段を設けたことを特徴とする請求項第１項記載の
   情報処理装置。 ９、請求項第１項に記載の特徴を有する情報処理装置の
   プロセッサを１チップのＬＳＩ上に実装したことを特徴
   とするマイクロプロセッサ。