JPH02294734A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置におけるデータ格納装置に関し
、特に，主記憶上のスタックとプロセッサ内資源とのデ
ータ転送制御に関する．〔従来の技術〕 情報処理装置におけるデータの格納手段としてスタック
（橿）があり，一般によく活用されている．スタックは
、格納するデータを格納した順に保持し，取り出す際に
は最後に格納したデータを取り出すものであり、ＬＺＦ
Ｏ（ラスト　インファースト　アウト：　Ｌａｓｔ　Ｉ
ｎ　Ｆｉｒｓｔ　Ｏｕｔ　）とも呼ばれる。スタックに
新しいデータを書き込む（スタックに積む）操作をプッ
シュ操作、最後にプッシュしたデータをスタックから読
み込む操作をポップ操作（あるいは、プル操作とも呼ぶ
）とそれぞれ呼び、スタックに対する操作は全てこの２
つの基本操作で行われる。

スタックは、スタックトップ（最後にプッシュしたデー
タ）へのポインタを用いることでソフトウエア的に容易
に実現できる。例えば、６８０００系のアーキテクチャ
においては，森亮一監修、再トイ３祐三、他著ｒ６８０
００マイクロコンピュータ」頁１６２〜１６４に記述さ
れているように、上位アドレスから下位アドレスに向か
ってデータを追加するスタックは、スタックポインタＳ
Ｐを用いて、 プッシュ操作：プリデクリメントｒ−（ＳＰ）Ｊボップ
操作：ボストインクリメントｒ（Ｓｐ）−ｚにより行う
ことができる。例えば、最も単純な例としてデータ転送
命令ｍｏｖｅを用いると，ｍｏｖｅ．ｓ　　　（ｅ　ａ
ｘ＞　＋　　　　（Ｓ　Ｐ）は、第一オペランドで指定
したアドレス＜ｅａエ＞の内容を，ＳＰのデクリメント
後のアドレスへ寝き込む操作であり、 ＳＦ←ＳＦ−ｄ （Ｓ　Ｐ）←＜ｅａｌ＞ を行うことで、スタックへのプッシュを実現している．
ここに、ｄはスタックに置かれるデータのデータ長で、
データサイズ指定Ｓによって定まる。

（ｂ二バイトのとき１バイト、Ｗ：ワードのとき２バイ
ト、１：ロングワードのとき４バイドである。）また、
（ｓ　ｐ）はＳＰの指す先の内容値を表わす。

ボツブ操作も、同じ（　ｍｏｖｅ命令を使って、ｍｏｖ
ｅ，ｓ（ＳＰ）＋，　　＜ｅａ２）により、 ＜ｅａｘ＞←（ｓ　ｐ） ＳＰ４−ＳＰ＋ｄ を実行し、第二オベランドで指定したアドレス＜ｅａｚ
＞　　へスタックトップの内客値の転送後、ＳＰをイン
クリメントすることで実現できる．以上のように，ソフ
トウエア的にスタックを構成することは容易であるが、
ハードウエア備え付きのスタックもある．例えば，前述
の６８０００系では、システムスタックを備えている．
このシステムスタックは、アドレスレジスタの一つであ
るＡ７をシステムスタックポインタとして用い、上位ア
ドレスから下位アドレスへ向けて主記憶上に実現されて
いる。このシステムスタックを操作する命令として、 ｐｅａ（ｐｕｓｈ　ｅｆｆｅｃｔｉｖｅ　ａｄｄｒｅｓ
ｓ）命令１ｉｎｄ（ｌｉｎｋ　ａｎｄ　ａｌｌｏｃａｔ
ｅ）命令ｕｎｌｋ　（ｕｎｌｉｎｋ）命令 等の直接操作する命令の他、手続き呼び畠し／復帰に用
いる、 ｊｓｒ（ｊｕｍｐ　ｔｏ　ｓｕｂｒｏｕｔｉｎｅ）命令
ｒｔｓ（ｒｅｔｕｒｎ　ｆｒｏｍ　ｓｕｂｒｏｕｔｉｎ
ｅ）命令のように他の処理（この場合は呼び出しに伴う
プログラムカウンタＰＣの更新）と連動してスタックリ
を行う命令もある、これは．戻リアドレスの退避やパラ
メータの受け渡し等をシステムスタックへの積降しで行
うためのものであり，高級言語で書かれたプログラムの
実行効率の向上に寄与している。

このシステムスタックを活用する手続き呼び出し／復帰
の手順は，コンパイラの実行方式で決めるものであるが
、最も一般的な手順、及びその手順を伴うシステムスタ
ックの使用形態として，前能のｒ６８０００マイクロコ
ンピュータ」頁２０６に示されている実行方式が挙げら
れる。即ち、手続き呼出しにあたっては、 （１）　ｍｏｖｅ命令はｐｅａ命令を用いてパラメータ
をスタックへプッシュ （２）　ｊｓｒ命令で戻リアドレス（現在のプログラム
カウンタの値）をスタックプッシュして手続きへ分岐 （３）　ｌｉｎｋ命令により、手続き内で使用するロー
カル変数領域をスタックに確保（現在のフレームポイン
タをスタックにプッシュし、フレームポインタを更新） （４）　Ｉｌ＋ｏｖｅｍ命令により，手続き内で使用す
るレジスタ群をスタックにプッシュ（レジスタ退避）の
操作を行なう。

［この（１）〜（４）の操作後、手続き本体の処理を行
なった後に、呼出し元のアドレスの次の命令アドレス（
即ち、（２）でスタックへ退避したアドレス）へと分岐
する手続き復帰の処理を行なう。

この、手続きからの復帰では， （５）　ｒｎｏｖｅｍ命令により、（４）で退避したレ
ジスタ群へスタックからポップ（レジスタ回復）（６）
　ｕｎｌｋ命令により、（３）で確保したローカル変数
領域を開放（旧フレームポインタをスタックからポップ
し、フレームポインタを回復）（７）　ｒｔｓ命令によ
り、（２）で退避した戻リアドレスをプログラムカウン
タヘポップし、呼出し元へ復帰 （８）　ａｄｄ命令等により、（１）でプッシュしたパ
ラメータ領域を開放（スタックポインタを下げるのみで
、データの積降しは行なわない）一の処理を行なう． 以上の（１）〜（８）の処理のうち、（１）と（８）は
渡すべきパラメータが存在する場合に呼出し側が行なう
処理であるが、（２）〜（７）はすべての手続きに共通
の処理である．（３）〜（４）の処理を手続きのプロロ
ーグ、（５）〜（６）の処理を手続きのエピローグと呼
ぶ。

このように、島級言語を使った一般のプログラムにおい
て、（ユーザが高級言語で明示的に作らなくとも）スタ
ック操作が頻繁に行われており、全体的な処理性能に大
きな影響を与える．〔発明が解決しようとする課題〕 上記従来技術では、システムスタックには、役割の異な
る様々なデータを１個のスタックに順にプッシュ／ポツ
プしている。特に、手続き呼出しと復帰に関しては、コ
ンパイラの実行方式により固定的に固まっているため，
従来技術の項で述べた（１）〜（８）の手順に伴うスタ
ック操作が頻繁に出現する． 前記従来技術で述べた手続き呼出しに伴うスタック操作
（１）〜（８）は、必ずしもこの順序を遵守しなければ
ならないわけではない。例えば、（２）のｊｓｒ命令で
プッシュする復帰アドレスは、動的な手続き呼出しの深
さ（これをネストレベルと呼ぶ）の順序にプッシュする
ことが保証されていれば，他の（１）　，　（３）　，
　（４）のプッシュ操作とは、無関係に行なって良＜．
（７）のｒｔｓ命令の実行に際して、現在のネストレベ
ルに対応する戻リアドレスがポップできれば良い。また
、（２）のプッシュ操作はどの手続きの呼出しであって
も、１回当たり固定サイズ（アドレスを表現できるサイ
ズで、６８０００の場合は４バイト）であるのに対して
、（１）はパラメータのサイズや個数．（３）はローカ
ル変数の総サイズ、（４）は退避すべきレジスタ総数に
よりスタック領域の使用斌は異なる。これらの要因は、
プログラムの利用分野やプログラミング方法によっても
著しく状況が異なる。

以上の様に、同じスタック操作であっても、使用目的に
よって、予測されるスタック使用量，＠度には、ばらつ
きがある。しかも、それらは用途別に別々のスタックと
しても原理的には差し支えない． 一方、スタックは、最も最後にプッシュしたデータから
ポップしていくため、スタックの上方（最後にプッシュ
した側）を高速アクセス可能なバッファに置くことで処
理速度を大幅に向上させることができる．このことは、
プッシュとポップを交互に繰り返す場合に、アクセスコ
ストの大きい主記憶に全《アクセスすることなく，アク
セスコストの小さいバッファへの積降しで済むことから
容易に推測できる。スタックバッファは，高速アクセス
可能な代わりに容斌に限りがあるので、スタックバッフ
ァが保持しつるデータ量（バッファサイズ）を超えてプ
ッシュしようとする場合には、人容封な主記憶に退避さ
れる．従って、このスタックバッファの効率が特に良い
のは、バッファサイズに収まる範囲のプッシュとポップ
が反復される場合であるが、手続き呼出しに伴って固定
的に使用されるスタック領域も多いため、動的な手続き
呼び出しの深さにばらつきが大きい場合には、スタック
バッファと主記憶間のデータ転送が頻発し、スタックバ
ッファの効果が削がれてしまう。

しかしながら、このような状況でも、前記従来技術の（
２）〜（７）で行なっているスタック操作のように、比
較的使用量見積りが容易であり、小容量のスタックバッ
ファを持つ別スタックとすれば，八ソファ効果が高まる
場合がある，例えば．このｊｓｒ命令とｒｔｓ命令によ
る戻リアドレスのプッシュポップ操作の専用スタックを
設け，それに対し比較的小容斌のスタックバッファを設
けたとする。

これにより、すべてをシステムスタックのみで行なった
時には、手続き呼出し毎に散在していた戻リアドレスを
局所化し、戻リアドレス専用スタックのスタックバッフ
ァ内に置くことがロｆ能になる６これは、比較的少ない
バッファ領域を使用するだけで（大部分のプログラムで
ネストレベルの最大値は８以下であるので、高々８Ｘ４
＝３２バイトのバッファで十分），戻リアドレスに関し
ては、主記憶とのデータ転送は不要となる。

以上述べたように、前記従来技術に於いては、バッファ
付きスタックの扱いにおいて、スタック操作の役割に応
じた複数のスタックへの分割と，それによるスタックバ
ッファ効果の向上に関し配慮がなされていなかった。

本発明の目的は，スタック操作に伴うプロセッサと主記
憶ｊ１＃１のデータ転送の処理において，プッシュない
しポップ操作の種別（実際にプッシュボツブ操作を行な
う命令の命令コード種別による分類）毎にスタックと、
個々のスタックに対するバッファ（スタックバッファ）
を設けることで、主記憶とプロセッサ間のデータ転送奈
効率化すると共に、バッファ効果を高めることにある。

〔課題を解決するための手段〕

上記目的は，スタックのプッシュポップ操作を予め定め
られた命令語の分類種別に応じて選択するスタックバッ
ファ制御装置を、一つないし複数備えるスタック制御装
置ｔ！：１９けることにより達成される。

〔作用〕

スタック制御装置は，複数のスタック領域及びそれに付
随するスタックバッファの組を制御するスタックバッフ
ァ制御装置を備える。このスタックバッファ制御装置は
、予め定められた命令語の分類に従う分類種別に応じて
選択されるため、役割の似通ったスタック操作をそれぞ
れ別々のバッファ付きスタックに分割管理できる６これ
により、同一のレベルでのプッシュとポップを頻カに繰
り返すようなスタック操作の機会が増えるので、スタッ
クバッファの効果が向上し、主記憶とプロセッサのデー
タ転送の削減による処理の高速化が図られる。

〔実施例〕

本発明の実施例の記述においては、スタックは全て下位
アドレスから上位アドレスへ向かうものとし、ユーザス
タック・システムスタック等の区別は行わないが，それ
ら全てを包含するものとして県にスタックと呼ぶ。又、
プッシュ操作、ポップ操作は、それぞれその操作を連動
的に引き起こす操作も含めた総称として用いる。従って
、ｐｅａ命令やｌｉｎｋ命令，　ｕｎＬｋ命令のような
明示的なスタック操作ばかりでなく、ｊｓｒ命令やｒｔ
ｓ命令によるものも含まれる， 第１図は，本発明の第一実施例をふくむ情報処理装置を
ブロックダイアグラムで示す。この装置は、プロセッサ
（ＬＳＩチップ）１と主記憶装置２から成る．プロセッ
サ１は、概略的にいえば、内部バス１０に接続された演
算部９とプログラム制御部とから成り，プログラム制御
部は，命令レジスタ５と命令デコーダ６、及び命令アド
レスレジスタ３からなる。演算部９は，汎用レジスタ等
を含み，各種演算を行なうものであるが，そのうち，シ
ステムスタック関連の演算は，スタックバッファ４１と
４２と、このスタックバッファを制御するバッファ制御
装置７１と７２を内部に持つスタック制御装置７によっ
て行なう。内部ハス１０は，図において点線で略記され
るように、底当なインタフェースと外部バスを介して主
記憶装置２に接続される。

主記憶装置２には，プロセッサ１に対する命令列を格納
したユーザプログラム２１と、このユ−ザプログラムが
使用するスタック領域２２が存在する。スタック領域２
２は、さらに２個の領域に分割されており、そ九ぞれ、
汎用スタック領域２２１．戻リアドレス用スタック領域
２２２と呼ぶ。（以降では、この主記憶域に実在するス
タック領域を、特に、実スタックと呼ぶことがある、）
この２個のスタック領域に対応するバッファか、それぞ
れ，汎用スタックバッファ４１と戻リアドレス用スタッ
クバッファ４２であり，対応するスタック＠域の先頭ア
ドレス（最も最後にプッシュしたアドレス）付近のデー
タのバッファとなっている。このスタックバッファの制
御を行なうのが、それぞれ、汎用スタックバッファ制御
装置７１と戻リアドレススタック制御装置７２であり、
スタック制御装置７が備える。

ユーザプログラム２１内のスタック操作命令は、外部バ
ス、内部バス１０を経由して命令レジスタ５へと読み出
した後、デコーダにより命令種別に分類され、それぞれ
所定の演算回路へ必要な信号を送る。このとき，手続き
分岐の戻リアドレスに関するスタック操作を行なうｊｓ
ｒ命令とｒｔｓ命令のときには、戻リアドレススタツク
バッファ制御装置７２へ、ｊｓｒ命令とｒｔｓ命令以外
のスタック操作命令（これを、便宜的に、汎用スタック
操作と呼び、単に、ｐｕｓｈ命令＋　ＰＯＰ命令などと
書く）の場合は、汎用スタックバッファ制御装置７１へ
信号を送る。

バッファ制御装１［Ｙ７　７　１はスタックバッファ４
１とスタック領域２２１のデータを、バッファ制御装置
７２はスタックバッファ４２とスタック領域２２２のデ
ータを、それそれ独立に制御している。

従って，上記の２組のスタック領域とスタックバッファ
は、命令書の種別により選択的に使用される。

第２図は、スタック制御装置７と、スタックバッファ４
１〜４２とスタック領域２２１〜２２２の対応関係を示
す図である。スタック制御装置７中のスタックバッファ
制御装置７１〜７２は、プロセッサと主記憶上のスタッ
ク２２の間のデータのやり取りに介在し、プッシュデー
タ／ボツプデ一夕のバッファリングを行なう。スタック
バッファ制御装置は，上述の如くスタック操作命令の命
令種別により選択されるので、それぞれ独立したバッフ
ァ付きスタックとなっており、汎用スタックと戻リアド
レススタックが存在するが，構成は同じである。

スタックバッファ制御装置は、実スタックのスタックト
ップのアドレスを指すスタックポインタｇｓｐ７１１，
ｒｓｐ７２１　　（肉者を総称してスタックポインタｓ
ｐと呼ぶ）、現在のスタックバッファのスタックトップ
を指すバッファポインタｇｂｐ７１２，ｒｂｐ７２２　
（肉者をＢ称してバッファポインタｂ　ｐ．と呼ぶ）を
有する。スタックポインタｓｐは常に実スタックのアド
レスを保持しており，主記憶への実際のデータ転送が行
われる時点で初めて更新される。また、バッファポイン
タｂｐは、スタックバッファの底からのディスプレーメ
ントで表わすので、バイト単位の整数値であるが、スタ
ックバッファの先頭を指す。スタックバッファと実スタ
ック領域の間のデータ転送は、プッシュすべきデータが
スタックバッファに拵えられ、その総計がバッファサイ
ズに達したとき、又は、スタックバッファからポンプす
るデータが無くなったときに行なう。

第２図の汎用スタック制御装置７１を例に取ると，スタ
ック領域２２１１が使用中の実スタック領域であり、そ
の先頭位置をｇ　ｓ　ｐ　７　１．　１が指している。

また，バッファポインタｇｂｐ７１２は、スタックバッ
ファ４１の底からの変位ｇ　ｄを保持することにより、
スタックバッファ４１に存在するスタックトップｇ４１
１の位置を示している。

バッファポインタｇｂｐ７１２が、バッファサイズに等
しくなると（即ち、スタックバッファ４１が、満杯にな
ると）、バッファの内容全てを、実スタック領域２２１
２に一括転送し、そのバッファサイズ分だけｇｓｐ７１
１を更新、ｇｂｐ７１２も０とする。戻リアドレススタ
ックに関しても同様である６ 次に、これらスタック制御装置によるプッシュ操作、ポ
ップ操作の詳細をそれぞれ第３図，第４図のフローチャ
ート図を用いて説明する。第３図２第４図では、汎用ス
タックの例を挙げるが，戻リアドレススタックに関して
も、（命令語のアセンブラ一二一モニックが異なるのみ
で）同様である。

尚、汎用スタック操作の命令は、同操作を引き起こす命
令を全て代表して、 プッシュ命令：ｐｕｓｈ　　Ａｌ　　（ｓｐ）ボツブ命
令　’　ｐｏｐ　　（ｓ　ｐ）　十＋　８の形式で書く
。それぞれ「データＡをスタックへプッシュする」、［
スタックトップの値をポップしてＢへ格納する」の意味
を持つ。

第３図は，現在のスタックポインタｓｐを一ｍ位進めた
位置にデータＸを格納するプッシュ命令ｐｕｓｈ　　Ｘ
，　−（ｓ　ｐ） に対する本実施例における処理の流れを示す。

まず、命令語の種別により，該当するスタックバッファ
制御装置（この場合は、汎用スタックバッファ制御装置
７１）にプッシュすべきデータを転送することで起動さ
れる。プッシュ操作を指ボされた４ｚツクバッファ制御
装置７１は、現在のバッファポインタｂｐＯ値がバッフ
ァサイズと等しいか否かを判定する（３０１）。その結
果，バッファサイズと等しい場合には、スタックバッフ
ァ４１の内容を実スタックに転送した（３０２）後で、
データを格納し，バッファポインタｂｐの更新を行う　
（３０３）。バッファサイズより）ｌＸさい場合には、
まだスタックバッファ４１に余裕があるので，所定の位
置にデータを格納しバッファポインタｂｐを更新するが
、実スタックへのデータ転送は行わない。

第４図は、現在のスタックトップにあるデータをＹに格
納した後に、ｓｐをインクリメントして１単位戻すスタ
ックポップ命令 ｐｏｐ．ｂ（ｓ　ｐ）＋，　Ｙ に対する本実施例における処理の流れをボす。まず、プ
ッシュ命令の場合と同様にしてスタックバッファ制御装
置が選択され、ポップ操作を起動する。ところで、上記
プッシュ命令は、データを必ずスタックバッファに格納
するので、ポツプすべきデータ（＝最後にプッシュした
データ）がスタツクバッファ内に存在することが保障さ
れている。

従って、まず、バッファポインタｂｐが示すスタックバ
ッファの所定の位置からデータを読みだし、指定された
アドレスＹへと転送後、バッファポインタｂｐを更新す
る（４０１）。次に，スタックバッファ内にデータが存
在するか否かを判定する（４０２）。この判定は、更新
後のバッファポインタｂｐの値が，Ｏと等しいかどうか
でおこなえる。バッファポインタｂｐの値が０でない場
合は、まだスタックバッファ内にデータが存在し、次の
ポップ操作にも支障がないのでこのまま処理を終了する
。バッファポインタｂ　ｐ．値がＯの場合は、次のポッ
プ操作でポップするデータが、実スタック上にある。そ
こで，実スタックのスタックトップ、即ち、ｓｐを用い
て主記憶からスタックバッファにバッファサイズ分のデ
ータを転送し、ｓｐの更新とパツファポインタｂｐの更
新（バッファサイズと等しくする）を行なう　（４０３
）。

次に、上記のように，命令種別に対応した種別スタスタ
及びスタックバッファを用いたプッシュ操作、ポップ操
作の過程を、第５図に示すプログラムを例題として、第
６図（ａ）〜（ｆ）に図式的に示す。第５図のプログラ
ム例は，従来技術の項で述べた手続き呼出しの手順を表
わしているが，簡単のためｊｓｒ，　ｒｔｓｒ　ｐｕｓ
ｈ，　ｐｏｐ命令の４種類の二一モニツクで示してある
。また、スタック操作のデータサイズは４バイトとし、
スタックバッファのバッファサイズは、４１．４２共に
、１２バイトとした。第５図のプログラムの概略の動作
を以下に述べる。

ｐｕｓｈ命令５０１でパラメータプッシュ後、ｊｓｒ命
令でサブルーチンＳＵＢへと手続き分岐する（この時、
戻リアドレスをプッシュする）。次に、ｐｕｓｈ命令５
０３と５０４でローカル変数領域の確保とレジスタの退
避を行なって、本体の処理後、ｐｏｐ命令５０５と５０
６でそれぞれ回復し．　ｒｔｓ命令５０′７で呼出しも
とへ復帰する（この時、戻リアドレスをポップ）。最後
に、ｐＯρ命令５０８でパラメータ領域を開放している
。

第５図に示されるように，主記憶装置２中のユ−ザプロ
グラム２１は、同じく主記憶装Ｖ！２中に存在するスタ
ック２２に対するプッシュ操作・ポップ操作を行ってい
る。ステツク２２はさらに汎用スタック領域２２１、戻
リアドレス用スタック領域２２２が存在する。まず、ス
タック２２に何も積まれていない初期状態（第６図（ａ
））においては、各スタックポインタｇ　ｓ　ｐ　７　
１　１　，　ｒｓｐ７２１はそれぞれ領域の底を指して
おり、バッファポインタｇｂｐ７１２，ｒｂｐ７２２は
０となっている。

次に、ｐｕｓｈ命令５０１とｒｔｓ命令５０２が行われ
た後のプログラム領域■における各機成要素の内容を示
すのが第６図（ｂ）である６この時点で、プッシュした
戻リアドレスａ　ｉ及び、戻リアドレス以外のプッシュ
データＬ）０，ＩＪＬは、各々のスタックバッファに格
納されており，実スタック２２１，２２２にはまだ格納
されていない。（従って．　ｇｓｐ７１１，ｒｓｐ２１
の値も初期状施のままである）また，バッファポインタ
ｂｐは、図に袴も−り、それぞれのサイズで更新されて
いる。

次に、５０４のｐｕｓｈ命令で通常データをプッシュし
たのが第６図（Ｃ）、さらに５０５のｐｕｓｈ命令で通
常データを１回プッシュしたのが第６図（ｄ）であり、
それぞれ第５図におけるプログラｌ１領域■，■の時点
の状態を表わしている。第６図（ｃ）では、汎用スタッ
クバッファ４１が満杯になり，バッファポインタｇｂｐ
．７１２の内容がバッファサイズと等しくなっている。

従って、この状態にさらに通常データをプッシュすると
第３図の３０３の処理により、スタックバッファ４１の
内容値が、ｇｓｐ７１１の指す先の実スタック領域のス
タックトップアドレスへ，バッファサイズ分転送される
。

その後、Ｄ３のスタックバッファ４］への転送が行われ
、同時にｇｂｐ７１２の値も４となるので、（第６図（
ｄ））のようになる。この状態で汎用スタックからのポ
ップを行ったのが、第６図（ｅ）で、第５図におけるプ
ログラム領域■である．第４図の４０２の処理により、
スタックバッファ４１のｇｂＰの指す位置のデータをポ
ップ命令のオペランドであるＤ３へと転送が行われ，４
０３の条件判断（ｂｐ＝ｏ）により４０４の処理，即ち
実スタックからスタックバッファ４１への転送処理を行
っている６ 第６図（ｆ）は、手続きＳＵＢの呼出しから復帰した直
後の、プログラム領域■におけるスタックの使用状況で
あり，戻リアドレスａ１は、結局主記憶に転送されるこ
とでなく、スタックバッファ４２とのやり取りで処理を
終了している。

本実施例によれば、スタック操作を実現する命令語の種
別によりバッファ付きスタックを複数個備えており、そ
のスタック種別毎に設けたスタックバッファ制御装置が
，スタック操作に伴うデータ転送の効率化を行っている
。これにより、一つのスタックを用いた場合には，敗在
する可能性の高い戻リアドレスを専用のスタックを設け
ることで局所化している。従って、上記戻リアドレス専
用スタックは、手続きの動的なネストレベルの最大値以
下の容量のスタックバッファを備えていれば，分岐時の
戻リアドレスの退避回復に関し、主記憶とのデータ転送
が無くなる．手続きの動的なネストレベルの最大値は、
大部分のプログラムで８レベルを超えないことが経験的
に知られているので、僅か８×４（戻リアドレスのデー
タサイズ）バイトのスタックバッファをプロセッサ内に
備えるだけで、スタック操作の処理性能が向上する効果
がある。

本発明の他の実施例としては，現在のローカル変数領域
の先頭（フレームポインタｆｄと呼ぶ）をスタックにプ
ッシュした後で、スタック領域の確保を行なうｌｉｎｋ
命令及び、この領域を開放した後、フレームポインタｆ
ｂを旧値に戻すｕｎｌｋ命令に適用した場合が挙げられ
る．この場合も、前記実施例と同様の構成により、ｌｉ
ｎｋ命令とｕｎｌｋ命令のデコード結果に連動して起動
されるスタックバッファ制御装置を設け、対応するスタ
ックバッファ、実スタック領域を備えることで実現でき
る。

即ち、フレームポインタのプッシュポップ操作をスタッ
クバッファ制御装置を用いて行ない、スタツク領域は実
スタック上に確保すれば、フレームポインタ専用のバッ
ファ付きスタックが構成できる。

このフレームポインタ専用スタックは、手続き呼出し１
回当たりにアドレスサイズ分の容量でよいので，戻リア
ドレススタックの場合と同様に、少ないバッファ資源で
効果を得られる。戻リアドレススタックとフレームポイ
ンタスタックを併設しても良い．また、戻リアドレスと
フレームポインタのスタック操作は、従来技術の項で述
べたとおり、殆どの場合、同期を取って連動しておこな
われる。従って、両者を一つのバッファ付きスタックと
して管理するのも有効である．この場合スタックバッフ
ァ制御装置等のハードウエア資源の負担は小さいが，両
者を別々のスタックとして扱う場合よりは、（ｔ！！バ
ッファサイズが等しい場合に）局所的スタック操作の機
会が減少し、処理性能は落ちる。

また、命令語によりスタック種別を判定しているＫ，ユ
ーザはこれらのスタックバッファ制御装置を必ずしも意
識する必要は無い。即ち、アセンブラニーモニツクレベ
ルでは、従来技術におけるシステムスタックと同様にｐ
ｅａ命令や．　ｌｉｎｋ／ｕｎｌｋ命令を使用すれば、
これらの種別スタックバッファ制御装置を暗黙的に指定
できる。さらに、これらの機能を，コンパイラのコード
生成等が利用すれば、一般の高級言語で書かれたプログ
ラムの処理性能向上も期待できる。

〔発明の効果〕

本発明によれば，バッファ付きスタックのスタック操作
を命令種別により分類し、それぞれ独立したスタックと
して制御している。これにより、一本のスタックを使う
場合に比べて、プッシュとポップの反復操作等の機会を
増やすことができる。

スタックバッファを用いた場合、スタックに積まれたデ
ータのプロセッサと主記憶間のデータ転送は、スタック
バッファのバッファサイズ単位で行なわれる。従って、
バッファサイズを超えないプッシュとポップの発生する
可能性を高めれば，主記憶へのアクセス回数を減らし、
スタック操作の処理性能の向上が可能となる。

特に、このような特定命令種別専用のバッファ付きスタ
ックとして、手続き分岐／復帰命令の戻リアドレスのス
タックを設けた場合には、少ないバシファ資源でも、比
較的確実に効果を挙げることができる。また、処理速度
に重点をおき．データサイズを意識したスタック操作を
行なう場合でも、主記憶領域に無，獄が生じない効果が
ある。

【図面の簡単な説明】

第１図は、本発明の一実施例を含む情報処理装置のプロ
ツクダイアグラム、第２図は、本実施例の主要部分であ
るスタック制御′Ａ置とスタックバッファ、及び主記憶
上のスタック領域の関係を示す図、第３図と第４図は，
第１図の装置に於けるプッシュ操作，ポップ操作の処理
の流れを示すフローチャート図、第５図は、実施例にお
いて実行するプログラム例を示す図、第６図（ａ）〜（
ｆ）は，第５図のプログラム例に対するスタック操作の
各段階の過程を示す説明図である。

Claims (1)

1. 【特許請求の範囲】 １、主記憶装置内の一定領域を占めるスタックと、スタ
   ックの先頭位置を指示するスタックポインタを有し、上
   記スタックに対する操作手段としてプッシュ操作ホップ
   操作等のスタック操作を上記スタックポインタを用いて
   行う情報処理装置において、プッシュないしホップする
   データの一部、ないし全部を一時的に保持するスタック
   バッファをプロセッサ内に複数個備え、主記憶上のスタ
   ック領域とプロセッサ内のスタックバッファとで構成す
   る複数のスタックを、スタック操作命令の命令語による
   分類に従つて選択するスタック制御手段をプロセッサ内
   に設けたことを特徴とする情報処理装置。 ２、請求項１におけるスタックバッファと主記憶域のス
   タック領域とのデータ転送制御において、プッシュデー
   タないしホップデータを、予め定められているバッファ
   サイズにバッファリングし、命令書の指定による論理的
   なプッシュ・ホップデータやプッシュ・ホップ回数とは
   無関係に、このバッファサイズでプロセサツと主記憶間
   の物理的な転送を行うスタックバッファ制御手段を、上
   記主記憶のスタック領域とプロセッサ内のスタックバッ
   ファで構成する複数のスタックのいずれか、ないし全て
   に設けたことを特徴とする情報処理装置。 ３、請求項２において、上記バッファサイズへのバッフ
   ァリングを行うための手段として、スタックバッファに
   格納済みの一つまたは複数のデータのデータサイズの総
   計を保持し、該データサイズの総計がバッファサイズに
   満たない間はバッファリングを継続する既バッファリン
   グサイズ保持手段を、スタックバッファ制御装置内に設
   けたことを特徴とする情報処理装置。 ４、請求項２において、上記バッファサイズへのバッフ
   ァリングを行うための手段として、次にバッファリング
   を行う位置を指定するバッファ位置指定手段を設け、初
   期状態ではスタックバッファの一方の端を指し、該スタ
   ックバッファへのバッファリング、即ち、バッファ位置
   指定手段の指す位置への転送が行われる毎に、スタック
   バッファの他の一方に向けてデータサイズ分だけ更新し
   た位置を指すようにし、スタックバッファの終端に達し
   ない間はバッファリングを継続することを特徴とする情
   報処理装置。 ５、請求項２〜４のいずれか一つにおいて、上記スタッ
   クバッファの使用領域の先頭を指し示すバッファ位置指
   示手段と、主記憶域のスタック領域の現在のスタックト
   ップのアドレスを指すスタックポインタとから成るスタ
   ックバッファ制御装置をプロセッサ内に一つないし複数
   個備えたことを特徴とする情報処理装置。 ６、請求項５における複数のスタックバッファ制御装置
   を備える場合において、該スタックバッファ制御装置を
   起動する命令を予め定めたスタック操作命令に限定した
   、当該スタック操作命令の専用スタックバッファ制御装
   置とし、他のスタック操作命令では使用不可とすること
   で、上記命令の分類に従つて、複数のスタックバッファ
   制御装置からそれぞれ排他的に選択することを特徴とす
   る情報処理装置。 ７、請求項６におけるスタック操作命令の分類において
   、手続き呼出しと復帰を行なう命令に対して起動される
   専用スタックを設け、手続き呼出し時の戻リアドレスの
   プッシュ、及び、復帰時の戻リアドレスのポップを、該
   専用スタックを用いて行なうことを特徴とする情報処理
   装置。 ８、請求項６におけるスタック操作命令の分類において
   、手続き呼出しと復帰を行なう命令に対して起動される
   専用スタックを設け、ローカル変数領域の先頭位置を示
   すフレームポインタ値に手続き呼出しに伴うプッシュ、
   及び、復帰時のフレームポインタ値のポップを、該専用
   スタックを用いて行なうことを特徴とする情報処理装置
   。 ９、請求項６におけるスタック操作命令の分類において
   、手続き呼出しと復帰を行なう命令に対して起動される
   専用スタックを設け、手続き呼出し時の戻りアドレスと
   フレームポインタ値のプッシュ、及び、復帰時の戻りア
   ドレスとフレームポインタ値のポップを、該専用スタッ
   クを用いて行なうことを特徴とする情報処理装置。 １０、請求項１〜９のいずれか一つに記載の特徴を有す
   る情報処理装置のプロセッサを１チップのＬＳＩに実装
   したことを特徴とするマイクロプロセッサ。