JPH04216159A - 計算機の高速立ち上げ方式および計算機システム - Google Patents

計算機の高速立ち上げ方式および計算機システム

Info

Publication number
JPH04216159A
JPH04216159A JP40271590A JP40271590A JPH04216159A JP H04216159 A JPH04216159 A JP H04216159A JP 40271590 A JP40271590 A JP 40271590A JP 40271590 A JP40271590 A JP 40271590A JP H04216159 A JPH04216159 A JP H04216159A
Authority
JP
Japan
Prior art keywords
storage device
processing
system program
program
initialization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP40271590A
Other languages
English (en)
Inventor
Hitoshi Koyama
均 小山
Tomoaki Nakamura
智明 中村
Shigenori Kaneko
茂則 金子
Ryokichi Yoshizawa
吉澤 亮吉
Saburo Iijima
飯島 三郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Information and Control Systems Inc
Original Assignee
Hitachi Ltd
Hitachi Process Computer Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Process Computer Engineering Inc filed Critical Hitachi Ltd
Priority to JP40271590A priority Critical patent/JPH04216159A/ja
Publication of JPH04216159A publication Critical patent/JPH04216159A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Stored Programmes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、計算機の高速立ち上げ
方式に係り、特に、無停止型オンライン計算機システム
における高速立ち上げ方式に関する。
【0002】
【従来の技術】従来、計算機システムの立ち上げ処理に
おいて、システムプログラムを主記憶装置上にロードす
るときには、磁気ディスク装置等の補助記憶装置から行
っている。
【0003】また、最近の主記憶装置は、ECC(Er
ror Code Check)機構を設けることが常
識となっているが、本機構を使用する際は、予め主記憶
内容を初期化する必要がある。さらに、近年セキュリテ
ィ強化の観点から、計算機ダウン時の残存データを主記
憶の初期化により消去する必要がある。このように、計
算機立ち上げ時は、主記憶の初期化が必須である。
【0004】
【発明が解決しようとする課題】ところで、無停止型オ
ンライン計算機システムにおいては、計算機がダウンし
た場合に、迅速な計算機立ち上げ処理を行い速やかにオ
ンライン業務を再開することが重要な必要条件である。 計算機立ち上げ処理には、前述のように、主記憶装置を
初期化する処理およびシステムプログラムを主記憶装置
にロードする処理が必要とされ、これらの処理を高速に
実行することが立ち上げ処理の迅速化につながる。
【0005】しかし、半導体製造技術の進歩にともない
計算機の主記憶容量は増加の一途であり、全主記憶容量
の初期化に要する時間も増加し、立ち上げ時間も長時間
化してきている。このため、主記憶装置の初期化を高速
に処理することが立ち上げ時間短縮化の課題である。
【0006】また、システムプログラムを主記憶装置上
にロードするときに、従来のように補助記憶装置から行
う場合には、立ち上げ処理終了までに長時間を要した。 この点、特開平1−282660号では、上述の問題点
を解決すべく拡張主記憶装置を用いて、立ち上げ処理時
間の短縮を図るシステムプログラム高速ロード方式を提
供している。ただし、この方式は、拡張主記憶装置を有
さない計算機システムには適用できないという欠点があ
った。
【0007】本発明の目的は、複数の処理装置にて主記
憶の初期化処理を分割することにより、主記憶装置の初
期化処理を高速に実行する方式およびシステムを提供す
ることにある。
【0008】本発明の他の目的は、補助記憶装置内のシ
ステムプログラムを分割・並列ローディングすることに
より、システムプログラムのローディング処理を高速に
実行する方式を提供することにある。
【0009】本発明の更に他の目的は、計算機の立ち上
げ処理において、上述した主記憶装置の初期化処理の分
割と、システムプログラムの分割・並列ローディングを
同時に行うことにより、立ち上げ処理を迅速に実行する
方式およびシステムを提供することにある。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、主記憶装置の初期化方式は、複数台の処理装置と、
主記憶装置とを備えた計算機システムにおいて主記憶装
置を初期化する方式であって、前記主記憶装置の範囲を
複数個に分割し、複数台の処理装置が前記主記憶装置の
別個の分割範囲について初期化処理を並列に実行するよ
うにしたものである。この方式において、システム内の
前記処理装置の台数および前記主記憶装置の容量を認識
し、該認識された台数および容量に基づいて、各処理装
置が初期化を担当する分割範囲を特定することができる
【0011】本発明によるシステムプログラムのローデ
ィング方式は、処理装置と主記憶装置とを備えた計算機
システムにおいて、システムプログラムを主記憶装置に
ローディングする方式であって、少なくとも前記システ
ムプログラムを複数に分割した別個の部分をそれぞれ格
納した複数の補助記憶装置を設け、前記処理装置が該複
数の補助記憶装置からシステムプログラムの別個の部分
を並列にローディングするようにしたものである。この
方式において、前記複数の補助記憶装置の各々にはシス
テムプログラムの全体を格納しておき、システムプログ
ラムのローディング時には、システム内の前記補助記憶
装置の台数およびシステムプログラムの容量を認識し、
該認識された台数および容量に基づいて各補助記憶装置
からローディングするシステムプログラムの別個の部分
を特定することができる。
【0012】本発明による計算機の高速立ち上げ方式は
、複数台の処理装置と、主記憶装置とを備えた計算機シ
ステムにおいて計算機を立ち上げる方式であって、少な
くとも前記システムプログラムを複数に分割した別個の
部分をそれぞれ格納した複数の補助記憶装置を設け、前
記主記憶装置の範囲を複数個に分割し、複数台の処理装
置が前記主記憶装置の別個の分割範囲について初期化処
理を並列に実行した後、1台の処理装置が該複数の補助
記憶装置からシステムプログラムの別個の部分を並列に
ローディングするようにしたものである。
【0013】本発明による計算機システムは、複数台の
処理装置と、該複数台の処理装置に共通のバスで接続さ
れた主記憶装置とを備えた計算機システムにおいて、前
記複数台の処理装置の各々に、システムの立ち上げ時に
前記主記憶装置の分割された一部の範囲の初期化を実行
するプログラムを格納した不揮発性メモリを内蔵したも
のである。このシステムにおいて、それぞれシステムプ
ログラムを格納した複数の補助記憶装置をさらに備え、
前記複数台の処理装置のうちの1台に内蔵された不揮発
性メモリは、前記初期化を実行するプログラムに続いて
、前記複数の補助記憶装置からシステムプログラムの別
個の部分を並列にローディングするプログラムを格納よ
うにしてもよい。
【0014】
【作用】本発明による主記憶装置の初期化方式では、処
理装置(以下、BPUという)の起動後に、BPU内の
ROMに格納された主記憶の並列初期化プログラムが、
BPUの台数及び主記憶内の容量を実装チェックにより
取り込み、自BPU番号を自スロット番号により特定し
、主記憶内での自BPUが初期化する範囲を特定し、該
特定範囲を初期化することにより、複数のBPUで互い
に重複することなく並列に主記憶の初期化がなされる。
【0015】また、本発明によるシステムプログラムの
ローディング方式では、BPU起動後に、BPU内のR
OMに格納された並列ローディングプログラムが、補助
記憶装置の台数を認識し、各々の補助記憶装置内に格納
されたシステムプログラムの容量をチェックして補助記
憶装置内のシステムプログラムの分割範囲を特定し、複
数の補助記憶装置に起動して各補助記憶装置から該特定
範囲を並列にローディングすることにより、複数の補助
記憶装置からシステムプログラムが互いに重複すること
なく並列にローディングされる。
【0016】また、本発明による計算機の高速立ち上げ
方式では、複数台のBPUが主記憶の並列初期化プログ
ラムにより、互いに重複することなく並列に主記憶装置
の初期化を行い、複数のBPUのうち1台のBPUがそ
のROM内の並列ローディングプログラムにより、複数
の補助記憶装置からシステムプログラムが互いに重複す
ることなく並列にローディングすることによって、主記
憶装置の初期化とシステムプログラムのローディングと
を高速に行う。
【0017】
【実施例】〈実施例1〉 実施例1は、複数のBPU(Basic  proce
ssor  Unit)を有する計算機システムにおい
て、主記憶の高速初期化処理を行う方式に関するもので
ある。
【0018】図1に、本発明が適用される計算機システ
ムの構成例、図2に、主記憶初期化プログラムのフロー
チャート、図3に、その主記憶初期化プログラムの初期
化処理タイミングチャート、図4に、本発明適用前の計
算機システム構成例及び主記憶初期化プログラムの初期
化処理タイミングチャートを示す。
【0019】この計算機システムは、図1に示すように
、複数のBPU101,102,…,103と、立ち上
げ時に初期化対象となる主記憶装置104とを有し、各
々のBPUには立ち上げ時に実行されるプログラムを格
納しているROM105,106,…,107を有する
【0020】計算機を立ち上げると、図2のフローチャ
ートに示すように、各BPUにてそのROMに格納され
た主記憶初期化プログラムが起動され、以下のような処
理を行う。まず、BPUの台数を実装チェックにより取
り込み(201)、次に主記憶装置の容量を実装チェッ
クにより取り込む(202)。続いて、自BPU番号を
自スロット番号に基づいて自BPU番号を特定し(20
3)、自BPUが分担する主記憶装置内の初期化範囲(
図1の108,109,…,110)を特定し(204
)、その特定範囲の初期化を行う(205)。
【0021】各BPUにおいて初期化範囲を特定する際
は、次のように算出する。すなわち、BPU番号PのB
PUが分担する主記憶装置内の初期化範囲は以下のよう
に求まる先頭アドレスおよび最終アドレスで決まる。 M/N×(P−1)=先頭アドレス (M/N×P)−1=最終アドレス M:主記憶内の容量 N:BPU台数 P:BPU番号 このように初期化範囲を各BPUに指定すれば、互いの
BPUは主記憶装置の同じアドレスを重複して初期化す
ることがない。以上の処理を各BPUで同時に実行する
ことによって、主記憶上の複数の初期化範囲において並
列に初期化されることとなる。なお、「同時に」といっ
ても、バス(BUS)は1組しか存在しないので全BP
Uが厳密な意味で同時に初期化を実行することはできな
い。ただし、本発明適用前には、図4(a)に示すよう
に1台のBPUで主記憶装置の初期化を行っている。こ
の場合、同図(b)のタイミング図に示すように、BP
U内で行う初期化データ出力準備処理、バス上で行われ
るデータ転送処理、および主記憶装置内で行われるデー
タ書込み処理の3処理が1台のBPUにより順次繰り返
して行われた。この図から判るように、主記憶装置の初
期化処理において、バスは常時使用され続けている訳で
はなく、相当の遊び時間(空き時間)が存在している。 本発明では、図3のタイミングチャートに示すように、
このバスの空き時間を複数のBPUで順次時分割で効率
よく使用することにより、初期化処理を短時間に実行す
ることが可能になる。図4のタイミングチャートでは、
1つのBPUから主記憶装置に対して初期化データを転
送するので、バスの遊び時間は時間間隔221であるが
、図3のタイミングチャートでは、複数のBPUから主
記憶装置に対して初期化データを転送することにより、
バスの遊び時間はより短い時間間隔211になる。 なお、初期化データ出力準備処理は各々のBPUが独立
しているため並列に行うことができる。
【0022】例えば、1回当りの初期化可能容量を4バ
イトとした場合、時間t当りの初期化バイト数を、本発
明適用前後で比較すると、本発明適用のタイミングチャ
ート(図3)では初期化バイト数が48バイトであるの
に対し、本発明適用前のタイミングチャート(図4)で
は12バイトである。これを見比べればわかるようにB
PU4台使用すれば、約1/4の主記憶初期化時間の短
縮を図ることができ、その結果、立ち上げ処理時間の高
速化に寄与することができる。
【0023】なお、補助記憶装置の台数および主記憶容
量が固定の場合には、初期化範囲が予め決まるため、R
OM105〜107内に分割範囲の情報を記憶しておく
ことにより、処理201〜204が不要となる。また、
システム内のすべてのBPUが初期化処理に関与する必
要は必ずしもない。初期化処理に関与できるBPUの台
数は図3に示したように、バスの利用効率を上げられる
範囲に制限される。
【0024】〈実施例2〉 実施例2は、複数の補助記憶装置を有する計算機システ
ムにおいて、システムプログラムの並列ローディングを
行う方式に関するものである。本実施例は、前述した実
施例1とは独立に実現可能である。図5に、本発明が適
用される計算機システムの構成例、図6に、BPUにて
実行される並列ローディングプログラムのフローチャー
ト、図7に、各補助記憶装置内にあるシステムプログラ
ムのデータ転送処理タイミングチャート、図8に、本発
明適用前の計算機システム構成例及び補助記憶装置内に
あるシステムプログラムのデータ転送処理タイミングチ
ャートを示す。
【0025】本システムでは、図5に示すように、BP
U301と、主記憶装置302と、立ち上げ時に並列ロ
ーディング対象となるシステムプログラム310,31
1,…,312を格納した複数の補助記憶装置303,
304,…,305とを有し、BPUには立ち上げ時に
実行されるプログラムを格納しているROM306を有
している。システムプログラム310〜312は同一内
容のものである。
【0026】計算機を立ち上げると、BPUでは、RO
Mに格納されたプログラムが起動され、以下の処理を行
う。図6に示すように、まず、補助記憶装置の台数を取
り込み(401)、各補助記憶装置内に格納されたシス
テムプログラムの容量を取り込む(402)。次に、そ
のシステムプログラムの分割範囲313〜321を特定
し(403)、各々の補助記憶装置303、304、3
05に対して特定された範囲のシステムプログラムのロ
ーディングを並列に行う(404)。
【0027】BPUにおいて、各補助記憶装置内のシス
テムプログラムの分割範囲の特定は、次のように行う。 すなわち、番号Dの補助記憶装置に割当てられる分割範
囲は次のように算出される先頭アドレスおよび最終アド
レスで定まる。 M/N×(D−1)=分割されたシステムプログラムの
先頭アドレス (M/N×D)−1=分割されたシステムプログラムの
最終アドレス M:補助記憶装置内のシステムプログラムの容量N:補
助記憶装置台数 D:補助記憶装置番号 この求め方でシステムプログラムの分割範囲を求めると
、システムプログラム310の斜線部分318が主記憶
装置302内の307の部分へ、システムプログラム3
11の斜線部分317が主記憶装置302内の308の
部分へ、システムプログラム312の斜線部分321が
主記憶装置302内の309の部分へローディングされ
ることとなる。このように分割範囲をBPUに割当てれ
ば、各補助記憶装置内にあるシステムプログラムを重複
することなく、複数のBPUで分担してシステムプログ
ラムを並列にローディングすることができる。
【0028】以上のシステムプログラムの並列ローディ
ングのタイミングチャートは図7に示すとおりである。 ローディングは、BPUがバスを利用して行うデータ転
送要求処理と、補助記憶装置(DISK)がバスを利用
して行うデータ転送処理とを所定のデータ量単位に繰り
返すことにより実行される。データ転送処理は、シーク
時間とディスク回転待ち時間とデータ転送時間に分ける
ことができ、その処理の大部分を占めるシーク処理とデ
ィスク回転処理は、各々の補助記憶装置が独立している
ため並列に行うことができる。比較のために、本発明適
用前のシステム構成およびタイミングチャートを図8に
示す。同図では、1つの補助記憶装置内のシステムプロ
グラム全体のデータを主記憶装置に対して転送するので
、BPUの遊び時間は時間間隔421となる。これに対
して、本実施例では複数の補助記憶装置内システムプロ
グラムのデータを主記憶装置に対して転送するので、B
PUの遊び時間は時間間隔411(図7)と短くなる。
【0029】例えば、1回当たりのシステムプログラム
データ転送可能容量を128Kバイトとした場合、時間
t当たりの転送バイト数を本発明適用前後で比較すると
、本発明適用のタイミングチャート(図7)では、転送
バイト数でいうと(128K×18)バイトであるのに
対し、本発明適用前のタイミングチャート(図8)では
(128K×5)バイトである。このように補助記憶装
置を4台使用すれば、約1/4のシステムプログラムデ
ータ転送時間の短縮を図ることができ、その結果、立ち
上げ処理時間の高速化が可能となる。
【0030】なお、補助記憶装置の台数が固定の場合に
は、分割範囲が予め決まるため、ROM306内に分割
範囲の情報を記憶しておくことにより、処理401〜4
03が不要となる。また、この場合には、各補助記憶装
置に全システムプログラムを格納する必要はなく、該当
する分割範囲の内容のみを格納しておいてもよい。
【0031】〈実施例3〉 実施例3は、複数のBPUと複数の補助記憶装置を有す
る計算機システムにおいて、主記憶の高速初期化処理と
、システムプログラムの並列ローディングを行う高速立
ち上げ方式に関するものであり、実施例1および実施例
2を組み合わせたものに相当する。図9に、本発明が適
用される計算機システムの構成例、図10に、1台のB
PUにて実行される並列ローディングプログラムと、複
数の各BPUにて実行される主記憶初期化プログラムの
フローチャート、図11に、主記憶初期化プログラムの
初期化処理と各補助記憶装置内にあるシステムプログラ
ムのデータ転送処理タイミングチャート、図12に、本
発明適用前の計算機システム構成例及びその時の主記憶
初期化プログラムの初期化処理とシステムプログラムの
データ転送処理タイミングチャートを示す。
【0032】本システムは、図9に示すように、BPU
501と、他の各BPU502,503,504と、立
ち上げ時に初期化対象となる主記憶装置505と、並列
ローディング対象となるシステムプログラム513,5
14,…,515が存在する複数の補助記憶装置506
,507,…,508を有し、各BPUに立ち上げ時に
実行されるプログラムを格納しているROM509,5
10,511,512が内蔵されている。
【0033】計算機を立ち上げると、図10に示すよう
に、各BPUではROMに格納されたプログラムが起動
され、以下の処理を行う。まず、BPU501,502
,503,504が〈実施例1〉で示した主記憶初期化
処理201〜205を行う。次に、BPU501が、複
数の補助記憶装置506,507,508を用いて〈実
施例2〉で示したシステムプログラムのローディング処
理401〜404を行う。
【0034】このように主記憶装置を複数のBPUで分
割・並列初期化し、かつ複数の補助記憶装置内のシステ
ムプログラムを分割・並列ローディングすることにより
、図11のタイミングチャートに示すように、その初期
化処理は時刻617に終了し、複数の補助記憶装置内シ
ステムプログラムのローディングの処理は時刻は618
に終了する。これに比べて、本発明適用前は、図12(
b)のタイミングチャートに示すように、1台のBPU
から主記憶装置に対して初期化処理を行うので、初期化
処理は時刻623に終了し、また、1つの補助記憶装置
内システムプログラムのローディングを行うので、その
処理は時刻624に終了する。その初期化処理時間及び
ローディング時間を本発明適用前後で比較すると、本発
明適用のタイミングチャート(図11)での初期化処理
時間611およびローディング時間612は、それぞれ
本発明適用前のタイミングチャート(図12)の初期化
処理時間621およびローディング時間622に比べて
充分短縮されていることが判る。本実施例のように、B
PUを4台、補助記憶装置を4台使用すれば、約1/4
の主記憶初期化時間、及び約1/4のシステムプログラ
ムのデータ転送時間の短縮を図ることができ、その結果
、より一層の立ち上げ処理時間の高速化を達成できる。
【0035】なお、BPUの台数および主記憶装置の容
量が固定の場合には、前述したとおり処理の簡略化が可
能である。
【0036】
【発明の効果】本発明によれば、計算機システムの立ち
上げ処理において、複数のBPUで、主記憶装置の分割
初期化を行うことにより、主記憶装置の初期化処理の高
速化が可能となる。また、複数の補助記憶装置内にある
システムプログラムの分割・並列ローディングを行うこ
とにより、システムプログラムのローディングの高速化
が可能となる。さらに、両者の構成を組み合わせること
により、主記憶装置の初期化処理の高速化と、システム
プログラムのローディングの高速化が可能となる。以上
から、無停止型オンライン計算機システムに適した迅速
な立ち上げ処理が可能となる。
【図面の簡単な説明】
【図1】主記憶装置の初期化を行うための本発明の実施
例のシステム構成例を示すブロック図である。
【図2】図1のシステムで実行される主記憶初期化プロ
グラムのフローチャートである。
【図3】図2の主記憶初期化プログラムの初期化処理タ
イミングチャートである。
【図4】本発明適用前の主記憶初期化を行うシステム構
成例のブロック図、及びその初期化処理タイミングチャ
ートである。
【図5】システムプログラムの並列ローディングを実現
するための本発明の他の実施例のシステム構成例のブロ
ック図である。
【図6】図5のシステムによる並列ローディングプログ
ラムのフローチャートである。
【図7】図6の並列ローディングプログラムのデータ転
送処理タイミングチャートである。
【図8】本発明適用前のローディングを実現するシステ
ム構成例のブロック図、及びそのデータ転送処理タイミ
ングチャートである。
【図9】主記憶装置の初期化とシステムプログラムの並
列ローディングを実現するための本発明のさらに他の実
施例のシステム構成例を示すブロック図である。
【図10】図9のシステムにおける主記憶初期化プログ
ラムと並列ローディングプログラムのフローチャートで
ある。
【図11】図10の主記憶初期化プログラムと並列ロー
ディングプログラムの初期化処理とデータ転送処理のタ
イミングチャートである。
【図12】本発明適用前の主記憶初期化とローディング
を行うシステム構成例のブロック図、及びその初期化処
理とローディングのタイミングチャートである。
【符号の説明】
101〜103…BPU、104…主記憶装置、105
〜107…ROM、108〜110…初期化範囲、31
0〜312…システムプログラム、313〜321…分
割範囲

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】複数台の処理装置と、主記憶装置とを備え
    た計算機システムにおいて主記憶装置を初期化する方式
    であって、前記主記憶装置の範囲を複数個に分割し、複
    数台の処理装置が前記主記憶装置の別個の分割範囲につ
    いて初期化処理を並列に実行することを特徴とする主記
    憶装置の初期化方式。
  2. 【請求項2】システム内の前記処理装置の台数および前
    記主記憶装置の容量を認識し、該認識された台数および
    容量に基づいて、各処理装置が初期化を担当する分割範
    囲を特定することを特徴とする主記憶装置の初期化方式
  3. 【請求項3】処理装置と主記憶装置とを備えた計算機シ
    ステムにおいて、システムプログラムを主記憶装置にロ
    ーディングする方式であって、少なくとも前記システム
    プログラムを複数に分割した別個の部分をそれぞれ格納
    した複数の補助記憶装置を設け、前記処理装置が該複数
    の補助記憶装置からシステムプログラムの別個の部分を
    並列にローディングすることを特徴とするシステムプロ
    グラムのローディング方式。
  4. 【請求項4】前記複数の補助記憶装置の各々にはシステ
    ムプログラムの全体を格納しておき、システムプログラ
    ムのローディング時には、システム内の前記補助記憶装
    置の台数およびシステムプログラムの容量を認識し、該
    認識された台数および容量に基づいて各補助記憶装置か
    らローディングするシステムプログラムの別個の部分を
    特定することを特徴とする請求項3記載のシステムプロ
    グラムのローディング方式。
  5. 【請求項5】複数台の処理装置と、主記憶装置とを備え
    た計算機システムにおいて計算機を立ち上げる方式であ
    って、少なくとも前記システムプログラムを複数に分割
    した別個の部分をそれぞれ格納した複数の補助記憶装置
    を設け、前記主記憶装置の範囲を複数個に分割し、複数
    台の処理装置が前記主記憶装置の別個の分割範囲につい
    て初期化処理を並列に実行した後、1台の処理装置が該
    複数の補助記憶装置からシステムプログラムの別個の部
    分を並列にローディングすることを特徴とする計算機の
    高速立ち上げ方式。
  6. 【請求項6】複数台の処理装置と、該複数台の処理装置
    に共通のバスで接続された主記憶装置とを備えた計算機
    システムにおいて、前記複数台の処理装置の各々に、シ
    ステムの立ち上げ時に前記主記憶装置の分割された一部
    の範囲の初期化を実行するプログラムを格納した不揮発
    性メモリを内蔵したことを特徴とする計算機システム。
  7. 【請求項7】それぞれシステムプログラムを格納した複
    数の補助記憶装置をさらに備え、前記複数台の処理装置
    のうちの1台に内蔵された不揮発性メモリは、前記初期
    化を実行するプログラムに続いて、前記複数の補助記憶
    装置からシステムプログラムの別個の部分を並列にロー
    ディングするプログラムを格納していることを特徴とす
    る請求項6記載の計算機システム。
JP40271590A 1990-12-17 1990-12-17 計算機の高速立ち上げ方式および計算機システム Pending JPH04216159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP40271590A JPH04216159A (ja) 1990-12-17 1990-12-17 計算機の高速立ち上げ方式および計算機システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP40271590A JPH04216159A (ja) 1990-12-17 1990-12-17 計算機の高速立ち上げ方式および計算機システム

Publications (1)

Publication Number Publication Date
JPH04216159A true JPH04216159A (ja) 1992-08-06

Family

ID=18512509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP40271590A Pending JPH04216159A (ja) 1990-12-17 1990-12-17 計算機の高速立ち上げ方式および計算機システム

Country Status (1)

Country Link
JP (1) JPH04216159A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007065753A (ja) * 2005-08-29 2007-03-15 Fujitsu Ten Ltd 起動方法およびナビゲーション装置
JP2009540405A (ja) * 2006-06-09 2009-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 複数のプロセッサにまたがるセキュア・ブートのシステム、方法およびプログラム
JP2012155582A (ja) * 2011-01-27 2012-08-16 Toshiba Corp データ加工・復元システム及びデータ加工・復元方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007065753A (ja) * 2005-08-29 2007-03-15 Fujitsu Ten Ltd 起動方法およびナビゲーション装置
JP2009540405A (ja) * 2006-06-09 2009-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 複数のプロセッサにまたがるセキュア・ブートのシステム、方法およびプログラム
JP2012155582A (ja) * 2011-01-27 2012-08-16 Toshiba Corp データ加工・復元システム及びデータ加工・復元方法

Similar Documents

Publication Publication Date Title
US5386563A (en) Register substitution during exception processing
US5497497A (en) Method and apparatus for resetting multiple processors using a common ROM
EP0985202A1 (en) Multi-application ic card with delegation feature
JPS6338794B2 (ja)
JP2002236589A (ja) コンピュータシステムのbiosデータ格納装置及びその駆動方法
US6415383B1 (en) Address offset feature for a hard disk drive
EP0829804A2 (en) Synchronous semiconductor memory device having macro command storage and execution method therefor
JPH04216159A (ja) 計算機の高速立ち上げ方式および計算機システム
EP0285634B1 (en) Method to execute two instruction sequences in an order determined in advance
EP0287600B1 (en) Method and device to execute two instruction sequences in an order determined in advance
JP2672599B2 (ja) コンピュータシステム
JP2000194556A (ja) 命令ルックアヘッドシステムおよびハ―ドウェア
JP2004287618A (ja) オペレーティングシステム起動制御方法、およびその方法をコンピュータに実行させるプログラム、ならびにオペレーティングシステム起動制御装置
JPH0222416B2 (ja)
JPS6148743B2 (ja)
EP0559220A2 (en) Method and apparatus for storing DOS in high memory area
JPH0240760A (ja) 情報処理装置
JPS60193044A (ja) デ−タバツフア装置
JPH05274212A (ja) メモリ初期化処理方法
JPS58176761A (ja) マルチプロセツサシステムにおける起動回路
CN115328560A (zh) 芯片启动方法、系统、计算机设备、存储介质及芯片
JP2567111B2 (ja) マイクロプログラム制御装置
JPS58166478A (ja) マルチプロセツサシステムの起動方式
JPS6142076A (ja) ベクトルマスク情報制御装置
JPS6143741B2 (ja)