JPH0211195B2 - - Google Patents

Info

Publication number
JPH0211195B2
JPH0211195B2 JP8837183A JP8837183A JPH0211195B2 JP H0211195 B2 JPH0211195 B2 JP H0211195B2 JP 8837183 A JP8837183 A JP 8837183A JP 8837183 A JP8837183 A JP 8837183A JP H0211195 B2 JPH0211195 B2 JP H0211195B2
Authority
JP
Japan
Prior art keywords
pulse
pulses
circuit
vertical
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8837183A
Other languages
English (en)
Other versions
JPS59215178A (ja
Inventor
Hiroaki Adachi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8837183A priority Critical patent/JPS59215178A/ja
Publication of JPS59215178A publication Critical patent/JPS59215178A/ja
Publication of JPH0211195B2 publication Critical patent/JPH0211195B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Description

【発明の詳細な説明】 本発明は映像信号から分離された複合同期信号
に含まれる垂直成分をデジタル的に分離する垂直
同期信号検出装置の改良に関するものである。
従来、映像信号中に含まれる同期信号を同期分
離回路で分離した複合同期信号から垂直成分のみ
分離する場合は、初期の段階では、分離した複合
同期信号を積分回路に入力し、ここで積分し一定
レベルでスライスして波形成形するというアナロ
グ的な方式で再生してこれを得ていた。しかしこ
の様なアナログ的な分離回路では弱電界の場合、
或いは雑音の多い場合、出力パルスが例えば垂直
パルスの割れや欠如等のために狭くなつたり或い
は無くなる事も有つた。さらに、衛星通信回線で
通常用いられるエネルギー拡散用三角波重畳にお
いては、三角波の各頂点が垂直ブランキング区間
に入るように選ばれているため、エネルギー拡散
が正常にできなくなる場合も生じた。そこで前記
のような欠点を補うためにデイジタル的に垂直同
期信号成分を分離する構成を備えた同期信号分離
回路が用いられるようになつて、たとえば特公昭
57−29108号公報にその一例が示されている。し
かしこの形式の同期信号分離回路は、あとに改め
て詳しく説明するが、クロツクパルスを計数する
と共に複合同期パルスによりリセツトされるカウ
ンタと、このカウンタが所定の期間前記クロツク
パルスを連続計数したことを検出すると検出出力
を発する回路と、前記の複合同期パルスおよび検
出出力によつてきまる出力パルスを発生する回路
と、この出力パルスの幅を検出して前記複合同期
パルス中の垂直同期パルスの入来を検出する手段
とから成つており、一応前述のアナログ形式の回
路において生じる欠点は解消はされてはいるが、
ランダムにライン単位に極性が反転する波形操作
が加えられたTV信号に対しては、反転した映像
信号によつて計数回路に誤動作を与え、これによ
り正常な同期がとれなくなるという欠点がある。
したがつて本発明の目的は、ランダムにライン
単位に反転する波形操作が加えられたTV信号に
対しても誤動作することなく垂直同期信号の立上
りに同期して垂直パルスを検出できる回路を提供
することにある。
本発明によれば、入来する複合同期パルス中の
垂直同期パルス相互の間隔と水平同期信号のパル
ス幅の相違を検出できる程度に十分高い周波数か
ら成るクロツクパルスを計数すると共に、該入来
する複合同期パルスによりリセツトされる計数手
段と、この計数手段が前記複合同期パルス中の垂
直同期パルス相互の間隔以上長く且つ水平同期信
号のパルス幅よりも短い所定の期間前記クロツク
パルスを連続的に計数したことを検出して検出出
力を発生する手段と、前記複合同期パルスおよび
前記検出出力によりパルスの前線および後線が決
まる出力パルスを発生するパルス発生手段と、こ
のパルス発生手段の出力パルス幅を検出して前記
複合同期パルス中の垂直同期パルスが入来したこ
とをあらわす検出出力を発する検出手段とを備え
た垂直同期信号検出装置が得られる。
次に図面を参照して詳細に説明する。
第1図および第2図は従来のデジタル的に同期
分離を行う垂直同期信号検出回路の構成およびこ
の回路の検出動作を示すタイムチヤートをそれぞ
れあらわした図である。第1図において、入力点
Aには発振周波数を204kHzに選んだクロツクパ
ルス(以下CPと呼ぶ)が2段のフリツプフロツ
プ回路1および2で構成される計数回路3に入力
される。入力点Bには第2図aに示す複合同期パ
ルスcsが入力される。この複合同期パルスcsは同
期パルスが来るたびにセツト・リセツトのフリツ
プフロツプ回路5をセツトすると同時に計数回路
3をリセツトする。同期信号が無くなると計数回
路3は入力されるCPを数える。この計数回路3
にはその内部のフリツプフロツプ2,3のQ端子
と入力点A(CP)を入力とするアンド回路4が接
続されていて、計数回路3がクロツクパルスCP
を複合同期パルスcs中の垂直同期パルス相互の間
隔よりも長く且つ等化パルス相互の間隔よりも短
い所定の期間(この実施例ではCP4個を計数する
期間がこの期間に相当するものとする)計数した
ことを検出すると、すなわち4個のCPを数える
と、“1”を出力するようになつている。アンド
回路4が“1”を出力すると、フリツプフロツプ
回路5はリセツトされる。従つてフリツプフロツ
プ回路5の出力ffは、第2図bに示すように、入
力に水平同期パルスHおよび等化パルスEが入力
されたときにはそれぞれ水平同期パルス幅+4CP
および等化パルス幅+4CPの出力パルスとなつて
いる。しかし垂直同期パルスVが入力されたとき
には、垂直同期パルス相互の間隔lが前述のよう
に計数回路3がクロツクパルスCPを4個数える
よりも十分時間的に短いため、計数回路3はCP
を4個数える前に再び次の垂直同期パルスでリセ
ツトされる。このためこの垂直同期パルスVが順
次入力されている期間は、アンド回路4からは
“1”が入力されない。従つてフリツプフロツプ
5はこの期間セツトされたままになつており、こ
のため第2図bに示すように、この期間連続して
出力パルスが得られる。
以上説明した動作により入力点Bに複合同期信
号csが到来することにより、フリツプフロツプ回
路5からは第2図bに示すような出力パルスffが
得られる。この出力は2入力のアンド回路6の一
方入力端子の入力信号となると共にインバータ7
の入力信号となる。アンド回路6の他方入力端子
には31.5kHzのクロツクパルスCP′が入力され、
第2図bに示すパルス列を入力点Cに入力される
クロツクパルスCP′とのアンドにより出力される
クロツクパルスを、3つのフリツプフロツプ8,
9,10で構成する計数回路11で計数する。同
期信号が無いときは、インバータ7が“1”を出
力し、計数回路11をリセツトする。この計数回
路11に入力されるクロツクパルス、1段目およ
び2段目のフリツプフロツプ回路8と9のQ端子
出力、および3段目のフリツプフロツプ回路10
のQ端子出力の4つを入力とするアンド回路12
は、計数回路11が4個のクロツクパルスを数え
たとき1個のクロツクパルスvsを出力する。この
計数回路11が4個のクロツクパルスCP′を数え
るパルス幅を有した複合同期パルス中のパルスは
垂直同期信号のみである。したがつて、4個の
CPを数えるパルス幅を有するパルスを垂直同期
信号とし、その確認パルスとして第2図cに示す
ように垂直同期信号到来ごとに4個目のクロツク
パルスを1個出力する。
以上説明したデジタル式同期分離回路によれ
ば、弱電界による垂直パルスの割れなどに影響さ
れることなく到来する垂直同期信号の立上りに同
期し垂直パルスが割れた場合でもフリツプフロツ
プ回路4のセツト出力パルスが連続して出るよう
な動作を行なう為、再生された垂直同期パルスが
欠如するという事は非常に起りにくくなつてい
る。
しかし、TV信号の伝送においては、平均映像
レベルAPLを平均化するため或いはTV信号をス
クランブルして情報を防護するために、方式によ
つてはランダムにライン単位に極性を反転する波
形操作が必要な場合がある。
第3図は第1図の回路にランダムにライン単位
に極性を反転する波形操作を加えたときのタイム
チヤートを示す図である。上記の波形操作が加え
られたTV信号は第3図aに示されるような波形
となる。すなわち、第3図aにおいて、t0 t1
及びt2 t3間が上記の様な理由のために極性が反
転されており、他の時間は通常の正極性信号で伝
送されている。ここで、t2 t3間は垂直同期信号
区間よりも長い時間とする。
第3図aの様な波形操作を伴つたTV信号を同
期分離すると、第3図bの複合同期信号が得られ
る。第3図bの複合同期信号において、t0 t1
及びt2 t3間は反転された映像信号の映像部が非
反転時の同期パルスの先端の電位を越えているた
めに、同期信号以外に反転された映像信号成分も
スライスされてしまうこととなり、これがパルス
電圧となつて表われる。また第3図bの出力を前
述のデジタル式同期分離回路に通した場合には、
第1図の計数回路3は複合同期パルス中の垂直同
期パルス相互の間隔よりも長く且つ等化パルス相
互の間隔よりも短い時間4CP′を計数してフリツ
プフロツプ5に連続したパルスを得る方式である
ので、第3図aの水平同期信号のブランキング期
間Δtも複合同期パルス中の垂直同期パルス相互
の間隔よりは長いが等化パルス相互の間隔より短
いために前述の4CP′の条件と同一となつてしま
う。よつて4CP′の時間が水平同期信号のブラン
キング区間Δtを越える時間に選ばれた場合には、
フリツプフロツプ5がt2 t3の期間セツトされた
ままになつているため、t2 t3の間隔が第3図c
に示すように連続したパルスになる。この第3図
cに示されたパルス波形を計数回路11が計数し
た場合には、入力点Cに入力されるパルスを4個
数えるパルス幅を有した部分は、垂直同期信号部
分のみではなくt2 t3間も連続したパルスとなつ
ているため、入力点Cに入力されるパルスを4個
数えることができる。その結果、第3図dに示さ
れるように垂直同期信号到来毎に4個目のCP′を
1個出力する以外に、t2 t3間の到来毎に1個の
パルスを出すことになる。
以上説明した様に、従来のデジタル同期分離回
路では、先にも述べたように、正常な極性のTV
信号に対しては弱電界による垂直パルスの割れな
どに影響することなく到来する垂直同期信号の立
上りに同期して垂直パルスを検出できるが、ラン
ダムにライン単位に極性が反転する波形操作が加
えられたTV信号に対しては、反転した映像信号
によつて計数回路に誤動作を与えるという欠点が
あつたのである。
第4図および第5図は本発明の一実施例の構成
およびこの実施例の検出動作のタイムチヤートを
それぞれあらわした図である。第4図において、
入力点Aには発振周波数を従来の204kHzよりも
高い周波数(本例では10MHzとする)に選んだク
ロツクパルスCPが2段のバイナリ−カウンタ2
1および22で構成される計数回路23に入力さ
れる。
入力点Bには第5図bの様な複合同期パルスcs
が入力される。このパルスは第3図bと同一のパ
ルスであり、ライン単位にランダムに極性反転す
るTV信号を同期分離して得られる。ここで第3
図bと同様に、t0 t1間及びt2 t3間において信号
の極性が反対になつており、又、t2 t3間の間隔
は垂直同期信号区間よりも長いものとする。この
複合同期パルスcsは同期パルスが来るたびにセツ
ト・リセツトのフリツプフロツプ24をセツトす
ると同時に、計数回路23をリセツトする。同期
信号が無くなると計数回路23は入力されるクロ
ツクパルスCPを計数する。アンド回路25は計
数回路23におけるカウンタ21のQA,QC,QD
およびカウンタ22のQBの4つの出力ならびに
入力点からのクロツクパルスCPを入力し、計数
回路23がクロツクパルスを複合同期パルス中の
垂直同期パルス相互の間隔よりも長く且つ水平同
期信号のパルス幅よりも短い所定の期間(この実
施例ではクロツクパルスCPを46個を計数する期
間がこの期間に相当するものとする)計数したこ
とを検出すると、すなわち46個のCPを数えると、
“1”を出力する。
上記のクロツクパルスの計数する個数について
は、例えばNTSC525/60システムの場合におい
ては、垂直同期パルス相互の間隔が4.5μsであり、
又、水平同期信号のブランキング区間は11.4μsで
あるため、上記計数区間を4.5μsと11.4μsの中間
のあたりに選択すると良いように考えられるが、
実際には次に説明するように下限に近いところを
用いる。すなわち、水平同期信号のブランキング
区間にはカラーバーストが含まれており、このカ
ラーバーストをスライスした場合には、カラーバ
ーストの相互の間隔が狭いために、従来例の説明
のようにカラーバースト区間が連続したパルスと
なる。このカラーバーストを考慮すると、計数区
間は水平同期信号のパルス幅4.7μs以上あつては
誤動作することとなる。以上から計数区間は垂直
同期パルス相互の間隔Vが4.5μs以上で水平同期
信号のパルス幅Hが4.7μsよりも短い時間に選べ
ば良いことになる。よつて本発明例ではこのよう
にVとHの差を非常に狭くとつているので、これ
を十分高い精度で検出するために10MHzのクロツ
クパルスを用い、その46個を計数して4.6μsの計
数区間としている。
ここで、アンド回路25が先に述べたように
“1”を出力すると、フリツプフロツプ回路24
はリセツトされる。従つてフリツプフロツプ回路
24の出力ffは、第5図cに示すように、入力に
水平同期パルスHおよび等化パルスEが入力され
たときは水平同期パルス幅+46CPおよび等化パ
ルス幅+46CPの出力パルスがそれぞれ得られる。
しかし垂直同期パルスVが入力されたときは、垂
直同期パルス相互の間隔lが前述のように計数回
路23がクロツクパルスCPを46個数える時間よ
りも短かいため、計数回路23はクロツクパルス
CPを46個数える前に再び次の垂直同期パルスで
リセツトされる。このためこの垂直同期パルスV
が順次入力されている期間はアンド回路25から
は“1”が出力されない。従つてフリツプフロツ
プ24はこの期間セツトされたままになつている
から、第5図cに示すようにこの期間連続して出
力パルスffが得られる。
次に第5図cに示す様に極性が反転した期間t0
t1が入力されたときには、連続するパルスが得ら
れるのは最大でも水平同期パルス幅Hを越えるこ
とはない。又、t2 t3の期間においても、反転さ
れた映像と次のラインの映像の間隔が計数回路2
3がクロツクパルスCPを46個数える時間よりも
長くてフリツプフロツプ24がリセツトされるた
め、連続したパルスは最大でも1Hを越えること
はない。
以上の説明で垂直同期区間のみが連続したパル
スを発生するため、第5図cの出力をインバータ
26、アンド回路27、計数回路28、アンド回
路29から成る第1図の従来回路におけると全く
同じ回路でパルス幅の違いを検出して垂直同期パ
ルスvsを得ることが可能となる。
以上説明したように、本発明によるデジタル式
垂直同期検出回路を用いることによつて、TV信
号の平均映像レベルAPLを平均化する場合ある
いはTV信号にスクランブルをかけて情報を防護
する場合等に、ライン単位にランダムに信号の極
性が反転する波形操作が加えられても、弱電界に
よる垂直パルスの割れなどに影響されることなく
到来する垂直同期パルスを検出できる。
【図面の簡単な説明】
第1図は従来のデイジタル垂直同期信号検出回
路の構成を示す図、第2図は第1図の回路の垂直
同期パルスの検出動作を示したタイムチヤートを
示す図、第3図は第1図の従来の同期分離回路の
欠点を示したタイムチヤートを示す図、第4図は
本発明の一実施例の構成を示す図、第5図は本発
明の垂直同期パルスの検出動作を示したタイムチ
ヤートをあらわした図である。 記号の説明:21と22はフリツプフロツプ、
23は計数回路、24はセツト・リセツトのフリ
ツプフロツプ、25はアンド回路、26はインバ
ータ、27はアンド回路、28は3つのフリツプ
から成る計数回路、29はアンド回路をそれぞれ
あらわしている。

Claims (1)

    【特許請求の範囲】
  1. 1 入来する複合同期パルス中の垂直同期パルス
    相互の間隔と水平同期信号のパルス幅の相違を検
    出できる程度に十分高い周波数から成るクロツク
    パルスを計数すると共に、該入来する複合同期パ
    ルスによりリセツトされる計数手段23と、この
    計数手段が前記複合同期パルス中の垂直同期パル
    ス相互の間隔以上長く且つ水平同期信号のパルス
    幅よりも短い所定の期間前記クロツクパルスを連
    続的に計数したことを検出して検出出力を発生す
    る手段25と、前記複合同期パルスおよび前記検
    出出力によりパルスの前縁および後縁が決まる出
    力パルスを発生するパルス発生手段24と、この
    パルス発生手段の出力パルス幅を検出して前記複
    合同期パルス中の垂直同期パルスが入来したこと
    をあらわす検出出力を発する検出手段26〜29
    とを備えた垂直同期信号検出装置。
JP8837183A 1983-05-21 1983-05-21 垂直同期信号検出装置 Granted JPS59215178A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8837183A JPS59215178A (ja) 1983-05-21 1983-05-21 垂直同期信号検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8837183A JPS59215178A (ja) 1983-05-21 1983-05-21 垂直同期信号検出装置

Publications (2)

Publication Number Publication Date
JPS59215178A JPS59215178A (ja) 1984-12-05
JPH0211195B2 true JPH0211195B2 (ja) 1990-03-13

Family

ID=13940932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8837183A Granted JPS59215178A (ja) 1983-05-21 1983-05-21 垂直同期信号検出装置

Country Status (1)

Country Link
JP (1) JPS59215178A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585078B1 (ko) * 1999-12-24 2006-06-01 삼성전자주식회사 모니터 시스템에서의 혼합 동기 신호 자동 검출 회로

Also Published As

Publication number Publication date
JPS59215178A (ja) 1984-12-05

Similar Documents

Publication Publication Date Title
US4118738A (en) Time base error corrector
KR880001922B1 (ko) 비데오 테이프의 복제불능 녹화방법 및 그 장치
JP3252228B2 (ja) フィールド形式表示信号発生装置
EP0393558A2 (en) Vertical synchronizing signal detector
EP0136758B1 (en) Circuit for generating a control signal for the field deflection in a picture display device
JPH0211195B2 (ja)
GB2213028A (en) Window system synchronising protective circuit
KR950006356B1 (ko) 동기회로
US4600944A (en) Low cost synchronizing signal separator
US6108043A (en) Horizontal sync pulse minimum width logic
US5784121A (en) Vertical synchronisation signal detector
JPH0669214B2 (ja) クランプパルスの発生回路装置
JP3480573B2 (ja) ビデオ信号処理装置
US5274452A (en) Horizontal synchronizing signal separator
US5835154A (en) Circuit arrangement for deriving pulses of horizontal and vertical frequency
JP3618487B2 (ja) ブランキング信号発生制御回路
JP2596183B2 (ja) 垂直ブランキングパルス出力装置
JP3871901B2 (ja) 映像表示装置
JP3322992B2 (ja) フィールド判別回路
JPH04180365A (ja) ノイズパルス除去回路
JPH09154082A (ja) 垂直同期検出装置
KR0182002B1 (ko) 디지탈 방식의 팔/메세캄 판별회로
JPS645762B2 (ja)
JP3114180B2 (ja) 同期不連続検知装置
JPS6097792A (ja) 映像信号極性反転制御回路