JPH0211015A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH0211015A JPH0211015A JP63161327A JP16132788A JPH0211015A JP H0211015 A JPH0211015 A JP H0211015A JP 63161327 A JP63161327 A JP 63161327A JP 16132788 A JP16132788 A JP 16132788A JP H0211015 A JPH0211015 A JP H0211015A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- operational amplifier
- switch
- input terminal
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 28
- 238000005070 sampling Methods 0.000 abstract description 3
- 238000005265 energy consumption Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はスイッチとキャパシタおよび演算増幅器で構成
される増幅回路に関する。
される増幅回路に関する。
（従来の技術）
従来の増幅回路としては第３図に示すような回路が知ら
れている（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｉ
ＥＥＥｖｏｌ、７１ ｎｏ、８（１９８３） ｐ９４
１〜”５ｗ１ｔｃｈｅｄ −Ｃａｐａｃｉｔｏｒ Ｃ１
ｒｃｕｉｔ Ｄｅｓｉｇｎ”）。ただし第３図はＶｒ＝
Ｑ（Ｖｒは基準電圧）とした場合の例である。
れている（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｉ
ＥＥＥｖｏｌ、７１ ｎｏ、８（１９８３） ｐ９４
１〜”５ｗ１ｔｃｈｅｄ −Ｃａｐａｃｉｔｏｒ Ｃ１
ｒｃｕｉｔ Ｄｅｓｉｇｎ”）。ただし第３図はＶｒ＝
Ｑ（Ｖｒは基準電圧）とした場合の例である。
この回路の動作を次に説明する。この増幅回路は第４図
に示すような重ならない２相のクロックφ１．φ２で動
作する。φ１はスイッチＳｌとＳｆを制御し、φ１が１
ＨＩで８．．８ｆがオン、φ１がＩ ｌ、 １で８．
、 Ｓｆはオフとなる。φ２はスイッチＳ２を制御し、
φ、がｌ ）（Ｉで８２がオン、φ、が＠Ｌ１で８２は
オフとなる。演算増幅器人の反転入力端子が接続されて
いるサミング・ノード８点の電位は、正転入力端子が接
地されているので仮想接地となり、接地電位即ちＯとな
っている。φ１がＩＨｌになっている期間Ｔｌでは、Ｓ
ｌとＳｆが閉じているのでキャパシタＣ１の節点ａ側に
は Ｑ １＝ Ｃ、ＶｘＮ−−（１） の電荷が充電され（ただしＶＩＮは入力電圧）、キャパ
シタＣ１上には電荷は存在しない。
に示すような重ならない２相のクロックφ１．φ２で動
作する。φ１はスイッチＳｌとＳｆを制御し、φ１が１
ＨＩで８．．８ｆがオン、φ１がＩ ｌ、 １で８．
、 Ｓｆはオフとなる。φ２はスイッチＳ２を制御し、
φ、がｌ ）（Ｉで８２がオン、φ、が＠Ｌ１で８２は
オフとなる。演算増幅器人の反転入力端子が接続されて
いるサミング・ノード８点の電位は、正転入力端子が接
地されているので仮想接地となり、接地電位即ちＯとな
っている。φ１がＩＨｌになっている期間Ｔｌでは、Ｓ
ｌとＳｆが閉じているのでキャパシタＣ１の節点ａ側に
は Ｑ １＝ Ｃ、ＶｘＮ−−（１） の電荷が充電され（ただしＶＩＮは入力電圧）、キャパ
シタＣ１上には電荷は存在しない。
次に期間Ｔ２になったときにはＳ２がオンとなるのでキ
ャパシタＣ１の両端の電位差がＯとなり、Ｃ１上に電荷
が存在できない。ところが電荷保存則によりＴ８とＴ２
の間で節点ａ上の電荷は保存されるので、Ｔｌのときに
Ｃ１上に存在した電荷Ｑ１は、Ｔｌではａ上に移る。し
たがって期間Ｔ鵞での出力端子の電位Ｖ ＯＵＴは次の
ようになる。
ャパシタＣ１の両端の電位差がＯとなり、Ｃ１上に電荷
が存在できない。ところが電荷保存則によりＴ８とＴ２
の間で節点ａ上の電荷は保存されるので、Ｔｌのときに
Ｃ１上に存在した電荷Ｑ１は、Ｔｌではａ上に移る。し
たがって期間Ｔ鵞での出力端子の電位Ｖ ＯＵＴは次の
ようになる。
Ｑｌ＝ Ｃｆ ＶＯＵＴ −１２）
（１）式と（２）式から −ＣＩＶＩＮ＝ Ｏｆ ＶＯＵＴ Ｓｆを閉じてキャパシタＣ１上に電荷を蓄える。このと
きキャパシタＣ１の節点ａ側の電極に蓄えられる電荷は
、 ８ｆがオンになる前にキャパシタＣｆ上に存在した
電荷が移動し、それで過不足が生じる場合はスイッチ８
ｆを通して演算増幅器Ａの出力端子から供給される。ス
イッチＳｆを通して供給される電荷量ΔＱｌはサンプリ
ング入力電圧の変化分をΔｖＩＮとすると（１）式から
次式で与えられる。
（１）式と（２）式から −ＣＩＶＩＮ＝ Ｏｆ ＶＯＵＴ Ｓｆを閉じてキャパシタＣ１上に電荷を蓄える。このと
きキャパシタＣ１の節点ａ側の電極に蓄えられる電荷は
、 ８ｆがオンになる前にキャパシタＣｆ上に存在した
電荷が移動し、それで過不足が生じる場合はスイッチ８
ｆを通して演算増幅器Ａの出力端子から供給される。ス
イッチＳｆを通して供給される電荷量ΔＱｌはサンプリ
ング入力電圧の変化分をΔｖＩＮとすると（１）式から
次式で与えられる。
ΔＱｓ＝ ＣｔΔＶＩＮ ・・・・
・・（４）演算増幅器の出力電流をエムとするとΔＱ１
の電荷を供給するのに要する時間Δｔは次式で与えられ
る。
・・（４）演算増幅器の出力電流をエムとするとΔＱ１
の電荷を供給するのに要する時間Δｔは次式で与えられ
る。
ΔＱｌ＝ＩムΔｔ ・・・・・
・（５）（４）式と（５）式からΔｔを求めると次式と
なる。
・（５）（４）式と（５）式からΔｔを求めると次式と
なる。
する増幅回路である。
（発明が解決しようとする課題）
従来の技術で説明したように第３図の回路は入で入力電
圧をサンプリングするときはスイッチＳ１＋（６）式を
みるとわかるように電荷をキャパシタＣ１に供給するの
に要する時間はＣ１に比例しＩＡに反ｌ− 比例する。したがって ｎとおくと、ｎ倍にで「− 増幅する回路では、ｎに比例して充電時間が長くなり、
演算増幅器の出力電流に反比例して充電時間がかかる。
圧をサンプリングするときはスイッチＳ１＋（６）式を
みるとわかるように電荷をキャパシタＣ１に供給するの
に要する時間はＣ１に比例しＩＡに反ｌ− 比例する。したがって ｎとおくと、ｎ倍にで「− 増幅する回路では、ｎに比例して充電時間が長くなり、
演算増幅器の出力電流に反比例して充電時間がかかる。
従ってこの増幅回路を高速動作させることが困難になる
。
。
従来の増幅回路には上述の如き解決すべき課題がある。
そこで、本発明の目的は、その課題を解決し、高速に作
動する増幅回路を提供することにある。
動する増幅回路を提供することにある。
（課題を解決するための手段）
前述の課題を解決するために本発明が提供する手段は、
入力端子と第１のキャパシタの一端との間に接続された
第１のスイッチと、前記第１のキャパシタの一端と基準
電圧源との間に接続された第２のスイッチと、前記第１
のキャパシタの他方の端子と前記基準電圧源との間に接
続された第３のスイッチと、前記第１のキャパシタの他
方の端子に反転入力端子が接続され前記基準電圧源に正
転入力端子が接続された演算増幅器と、前記演算増幅器
の反転入力端子と出力端子との間に並列に接続された第
２のキャパシタと第４のスイッチとから構成される増幅
回路である。
入力端子と第１のキャパシタの一端との間に接続された
第１のスイッチと、前記第１のキャパシタの一端と基準
電圧源との間に接続された第２のスイッチと、前記第１
のキャパシタの他方の端子と前記基準電圧源との間に接
続された第３のスイッチと、前記第１のキャパシタの他
方の端子に反転入力端子が接続され前記基準電圧源に正
転入力端子が接続された演算増幅器と、前記演算増幅器
の反転入力端子と出力端子との間に並列に接続された第
２のキャパシタと第４のスイッチとから構成される増幅
回路である。
（実施例）
本発明の一実施例を第１図に回路図で示す。
φｌはスイッチＳｌ、８３，８ｆを制御するクロックで
φ２はスイッチＳ２を制御するクロックである。
φ２はスイッチＳ２を制御するクロックである。
それぞれのクロックがＩＨＩのときにスイッチはオン、
′Ｌ＠のときにオフとなる。φ１とφ鵞はそれぞれ重な
らない２相のクロックで第２図に示すようなりロックで
ある。
′Ｌ＠のときにオフとなる。φ１とφ鵞はそれぞれ重な
らない２相のクロックで第２図に示すようなりロックで
ある。
以下、第１図と第２図に基づいて本発明について詳しく
説明する。簡単にするために基準電圧源の電位ＶｒをＯ
とおいて考える。φｌがｌ ｌ（Ｉである期間ＴＩは％
Ｓ１ｐ８Ｍおよび８ｆがオンとなってキャパシタＣ！は
入力電圧ＶＩＮをサンプリングする。このときＣ１の節
点ａ側に充電される電荷Ｑ、は、節点ａの電位が仮想接
地によりＯなので、Ｑ ｌ＝ ＣＩｖＩＮ
−−ｔ７）と表わされる。キャパシタＣｆ上
には電荷は存在しない。次にφ２がＩＨＩになる期間Ｔ
２ではＳ２がオンとなりキャパシタＣ１上の電荷はＣｆ
へ移る。このときの出力端子の電圧ＶＯＵＴは、期間Ｔ
１とＴ。
説明する。簡単にするために基準電圧源の電位ＶｒをＯ
とおいて考える。φｌがｌ ｌ（Ｉである期間ＴＩは％
Ｓ１ｐ８Ｍおよび８ｆがオンとなってキャパシタＣ！は
入力電圧ＶＩＮをサンプリングする。このときＣ１の節
点ａ側に充電される電荷Ｑ、は、節点ａの電位が仮想接
地によりＯなので、Ｑ ｌ＝ ＣＩｖＩＮ
−−ｔ７）と表わされる。キャパシタＣｆ上
には電荷は存在しない。次にφ２がＩＨＩになる期間Ｔ
２ではＳ２がオンとなりキャパシタＣ１上の電荷はＣｆ
へ移る。このときの出力端子の電圧ＶＯＵＴは、期間Ｔ
１とＴ。
の間の電荷保存則より次のようになる。
Ｑｓ＝−ＣｆＶｏｔｒｒ ・・・・・
・（８）（７）式と（８）式から −ＣＩＶＩＮ＝−ＣｆＶｏｕｔ （９）式を見るとわかるように本発明は入力電圧を本発
明では入力端子のサンプリングのときスイッチＳｌを閉
じて中ヤパシタＣ１上に電荷を蓄えるとき、スイッチＳ
３も同時に閉じている。したがって第３図の従来の回路
でスイッチ８ｆを通して演算増幅器Ａの出力端子から供
給してい友電荷を、本発明では基準電圧源から供給する
ことができる。
・（８）（７）式と（８）式から −ＣＩＶＩＮ＝−ＣｆＶｏｕｔ （９）式を見るとわかるように本発明は入力電圧を本発
明では入力端子のサンプリングのときスイッチＳｌを閉
じて中ヤパシタＣ１上に電荷を蓄えるとき、スイッチＳ
３も同時に閉じている。したがって第３図の従来の回路
でスイッチ８ｆを通して演算増幅器Ａの出力端子から供
給してい友電荷を、本発明では基準電圧源から供給する
ことができる。
したがって電荷をＣ１上に供給するのに要する時間が演
算増幅器の出力′ＷＬＲによっ°Ｃ制限されることはな
い。しだがって増幅回路を高速動作させることができる
。具体的な数字を挙げて考えてみる。
算増幅器の出力′ＷＬＲによっ°Ｃ制限されることはな
い。しだがって増幅回路を高速動作させることができる
。具体的な数字を挙げて考えてみる。
Ｃ＋ ＝１ｐＦ 、 ＩＡ＝１００ μＡ、ΔＶｒＮ＝
ｌＶとすると１従来技術では 本発明での充電時間はスイッチＳ３の抵抗をＲ３とする
とＣ１几３の遅延時間となるからΔｔ′として３ＣＲＪ
を考えると Δｔ’＝３０Ｒ，＝３ｘｌｘｌＱ ”ＸｌＸｌ０”＝３
Ｘ１０−’ｎ５ｅｃ したがって本発明では充電に要する時間が従来の１／３
以下になる。
ｌＶとすると１従来技術では 本発明での充電時間はスイッチＳ３の抵抗をＲ３とする
とＣ１几３の遅延時間となるからΔｔ′として３ＣＲＪ
を考えると Δｔ’＝３０Ｒ，＝３ｘｌｘｌＱ ”ＸｌＸｌ０”＝３
Ｘ１０−’ｎ５ｅｃ したがって本発明では充電に要する時間が従来の１／３
以下になる。
また、従来技術のように１演算増幅器人の出力電流によ
って充電時間が制限されないので、本発明では出力電流
を小さくすることができる。したがって増幅回路を低消
費電力化できる。
って充電時間が制限されないので、本発明では出力電流
を小さくすることができる。したがって増幅回路を低消
費電力化できる。
（発明の効果）
以上に詳しく説明したように、本発明によれば、キャパ
シタの充電時間が演算増幅器の出力電流によって制限さ
れず、高速に作動し、しかも消費電力が小さい増幅回路
を提供できる。
シタの充電時間が演算増幅器の出力電流によって制限さ
れず、高速に作動し、しかも消費電力が小さい増幅回路
を提供できる。
第１図は本発明の一実施例を示す回路図、第２図は第１
図実施例に用いるクロックのタイミング図、第３図は従
来の増幅回路を示す回路図、第４図は第３図の増幅回路
に用いるクロックのタイミング図である。 代理人 弁理士 本 庄 伸 介 １− 入力４−） ２− 弘カー手 ３．４．５−・８すｆ三者、４） 第１図 第２図
図実施例に用いるクロックのタイミング図、第３図は従
来の増幅回路を示す回路図、第４図は第３図の増幅回路
に用いるクロックのタイミング図である。 代理人 弁理士 本 庄 伸 介 １− 入力４−） ２− 弘カー手 ３．４．５−・８すｆ三者、４） 第１図 第２図
Claims (1)
- 入力端子と第１のキャパシタの一端との間に接続された
第１のスイッチと、前記第１のキャパシタの一端と基準
電圧源との間に接続された第２のスイッチと、前記第１
のキャパシタの他方の端子と前記基準電圧源との間に接
続された第３のスイッチと、前記第１のキャパシタの他
方の端子に反転入力端子が接続され前記基準電圧源に正
転入力端子が接続された演算増幅器と、前記演算増幅器
の反転入力端子と出力端子との間に並列に接続された第
２のキャパシタと第４のスイッチとから構成される増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63161327A JPH0211015A (ja) | 1988-06-29 | 1988-06-29 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63161327A JPH0211015A (ja) | 1988-06-29 | 1988-06-29 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0211015A true JPH0211015A (ja) | 1990-01-16 |
Family
ID=15732981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63161327A Pending JPH0211015A (ja) | 1988-06-29 | 1988-06-29 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0211015A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5361653A (en) * | 1991-07-19 | 1994-11-08 | Societe Nationale Industrielle Et Aerospatiale | Stripper for elements made of electric-conducting material and covered with a protective or insulating element such as a film, a sheath or similar |
| JP2014142333A (ja) * | 2012-12-26 | 2014-08-07 | Denso Corp | 組電池の電圧検出装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56126311A (en) * | 1980-03-10 | 1981-10-03 | Nippon Telegr & Teleph Corp <Ntt> | Switched capacitor circuit |
| JPS59163903A (ja) * | 1983-03-08 | 1984-09-17 | Matsushita Electric Ind Co Ltd | 線形増幅装置 |
| JPS6035830A (ja) * | 1983-05-03 | 1985-02-23 | レイカル・データ・コミユニケイシヨンズ・インコーポレーテツド | スイツチ付きコンデンサ回路アナログ‐デジタル変換器 |
| JPS61240711A (ja) * | 1985-04-18 | 1986-10-27 | Nec Corp | スイツチト・キヤパシタ・フイルタ |
| JPS636889U (ja) * | 1986-06-28 | 1988-01-18 |
-
1988
- 1988-06-29 JP JP63161327A patent/JPH0211015A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56126311A (en) * | 1980-03-10 | 1981-10-03 | Nippon Telegr & Teleph Corp <Ntt> | Switched capacitor circuit |
| JPS59163903A (ja) * | 1983-03-08 | 1984-09-17 | Matsushita Electric Ind Co Ltd | 線形増幅装置 |
| JPS6035830A (ja) * | 1983-05-03 | 1985-02-23 | レイカル・データ・コミユニケイシヨンズ・インコーポレーテツド | スイツチ付きコンデンサ回路アナログ‐デジタル変換器 |
| JPS61240711A (ja) * | 1985-04-18 | 1986-10-27 | Nec Corp | スイツチト・キヤパシタ・フイルタ |
| JPS636889U (ja) * | 1986-06-28 | 1988-01-18 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5361653A (en) * | 1991-07-19 | 1994-11-08 | Societe Nationale Industrielle Et Aerospatiale | Stripper for elements made of electric-conducting material and covered with a protective or insulating element such as a film, a sheath or similar |
| JP2014142333A (ja) * | 2012-12-26 | 2014-08-07 | Denso Corp | 組電池の電圧検出装置 |
| US9465083B2 (en) | 2012-12-26 | 2016-10-11 | Denso Corporation | Voltage detecting device for assembled battery |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6244597Y2 (ja) | ||
| US4604584A (en) | Switched capacitor precision difference amplifier | |
| CN109792233B (zh) | 积分电路与用于提供输出信号的方法 | |
| CN101521496B (zh) | 寄生效应不敏感、低功耗的小增益开关电容同相积分器 | |
| JP2944302B2 (ja) | サンプリング回路 | |
| TWI605676B (zh) | 切換式電容直流對直流轉換器電路及其產生方法 | |
| JPS61273796A (ja) | サンプルホ−ルド回路装置 | |
| JPH0211015A (ja) | 増幅回路 | |
| JP3379388B2 (ja) | 容量検出回路 | |
| KR19990044410A (ko) | 전류 메모리 | |
| EP1250751B1 (en) | Electronic circuit | |
| JPS584848B2 (ja) | Ａ／ｄ変換回路 | |
| JPH0785533B2 (ja) | 増幅回路 | |
| US4151429A (en) | Differential charge sensing circuit for MOS devices | |
| US9813035B2 (en) | Gain enhancement using advanced correlated level shifting | |
| JPH0927731A (ja) | スイッチトキャパシタ乗算器 | |
| WO2018148921A1 (zh) | 相关双采样积分电路 | |
| JPH0744428B2 (ja) | スイツチドキヤパシタ回路 | |
| JPH0491656A (ja) | 昇圧回路 | |
| JP3532080B2 (ja) | アナログ演算回路 | |
| JP4530503B2 (ja) | インピーダンス変換回路 | |
| JP3703387B2 (ja) | サンプル＆ホールド回路 | |
| JPS5667480A (en) | Integrating circuit | |
| JPH03185915A (ja) | スイッチト・キャパシタ型ヒステリシスコンパレータ回路 | |
| JPH05290596A (ja) | スイッチトキャパシタサンプルホールド遅延回路 |