JPH02107059A - ファクシミリ装置の線密度変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は１画像信号のディジタル処理に関し、特に、フ
ァクシミリ装置の線密度変換回路に関する。

従来の技術 従来、この種の線密度変換回路は、原稿１ページ分の画
像データを蓄積する画像メモリと、画像メモリの出力で
ある画データに対し変換比率に応じて９分割法等の手法
により主走査方向には画素データの間引き／補間を、又
副走査方向にはライン単位の間引き／補間を行う変換部
とからなり、画像メモリから画データが出力される分の
変換を行っていた。

発明が解決しようとする課題 上述した従来の線密度変換回路は、原稿１ページ分の画
像メモリ内の画像データに対し線密度変換を行いかつ変
換後にライン数の管理は行っていないので、正確な変換
後ライン数が必要な場合には対処できないという欠点が
ある。

例えば、変換比率４１５で、変換後のライン数として１
０ライン必要なときに、変換前の画像データとしては１
０ラインＸ５／４＝１２．５ラインで画像メモリからの
出力を停止させなければならないが、ラインの端数管理
は出来ないので、正確に１０ラインの変換複画データは
得られない。

本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消し、線密度変換比率に関係なく正確な変換ライン
数分の処理を実行することを可能としたファクシミリ装
置の新規な線密度変換回路を提供することにある。

課題を解決するための手段 上記目的を達成する為に、本発明に係るファクシミリ装
置の１＆密度変換回路は１画像データを蓄積する画像メ
モリと、前記画像データに対し９分割法等の変換を行う
変換回路と、該変換回路による変換後の主走査方向１ラ
イン長の情報を保持する１ライン長レジスタと、前記変
換回路の変換画素数と前記１ライン長レジスタの保持情
報とが一致したときにパルスを発生する１ライン長比較
回路と、該１ライン長比較回路のパルスを計数するライ
ン数カウンタと、変換後のライン数の情報を保持するラ
イン数レジスタと、前記ライン数カウンタの出力と前記
ライン数レジスタの保持情報とが一致したときに前記変
換回路の動作を停止させる変換停止信号を発生するライ
ン数比較回路とを備えて構成されている。

実施例 次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。

第１図は本発明の一実施例を示すブロック構成図である
。

第１図を参照するに、ライン数指定レジスタ１は、所望
のライン数情報を保持するレジスタであり、データバス
００の情報を書込み信号Ｏ１が“オン″するタイミング
で取り込む。

１ライン長レジスタ２は、変換後の主走査方向ｌライン
長の情報を保持するレジスタであり、データバスＯＯの
情報を書込み信号０２が“オン″するタイミングで取り
込む。

ライン数比較回路３は、前記ライン数指定レジスタ１の
出力である指定ライン数信号０３とライン数カウンタ４
の出力である処理ライン数信号０４とを比較し、一致し
たならば変換停止信号０５を変換回路５へ出力する。

ライン数カウンタ４は、１ライン長比較回路の出力する
１ライン長検出信号を計数し、処理ライン数信号０４を
出力する。

変換回路５は、変換制御回路７が出力する変換要求信号
を受けて変換クロック０６を変換制御回路７と画像メモ
リ６へ出力し、画像メモリ６が出力する画像データ信号
０７の画像データを９分割法等の手法により線密度変換
し、変換画像データ１２を出力する。

画像メモリ６は原稿の画像データを蓄積する。

変換制御回路７は、変換要求信号０８を変換回路５に出
力することで変換を開始させ、変換回路５の出力する変
換クロック０６を計数して処理画素数信号０９を出力し
、１ライン長検出信号１０により変換クロックＯＧの計
数を初期化する。

１ライン長比較回路８は、１ライン長レジスタ２の出力
する指定ライン長信号１１と変換制御回路７の出力する
処理画素数信号０９とを比較し、一致したならば１ライ
ン長検出信号１０を出力する。

次に本発明の動作について説明する。主走査１ラインの
長さは１ライン長レジスタ２に保持され。

所望の変換ライン数はライン数指定レジスタ１に保持さ
れているものとする。変換制御回路７は、変換回路５へ
変換要求信号０８を送出し、変換開始を要求する。変換
回路５は、変換クロック０６を画像メモリ６へ出力し１
画像データを画像データ信号０７から取り込み線密度変
換を行い、変換画像データ１２を出力する。変換クロッ
ク０６を入力した変換制御回路７は、変換クロック０６
を計数し、変換画像データ１２の情報量を示す処理画素
数信号０９を出力する。

処理画素数信号０９と指定ライン長信号１１とが一致し
たことを示す１ライン長検出信号１０により１ライン分
の変換画像データが変換回路５から出力されたことがわ
かる。

１ライン長検出信号１０により変換制御回路７は次のラ
インの変換画像を計数するために初期化される。

１ライン長検出信号ｌＯを計数するラインカウンタ４の
出力である処理ライン数信号０４と指定ライン数信号０
３とが一致したならば、変換停止信号０５がパオン”し
、それによって変換動作は終了する。

発明の詳細 な説明したように１本発明によれば、変換後の画像デー
タのライン数を計数する構成を取ることにより、ｌｌＡ
密度変換比率に関係なく正確な変換ライン数分の処理が
できる効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図である
。 １００．ライン数指定レジスタ、２．、．１ライン長レ
ジスタ、３１０．ライン数比較回路、４０．、ライン数
カウンタ、５１１．変換回路、６．、、画像メモリ、７
１０．変換制御回路、８．、．１ライン長比較回路００
、、、データバス、０１．、、書込み信号、０２．、、
書込み信号、　０３．、、指定ライン数信号、　０４．
、、処理ライン数信号、０５．、、変換停止信号、０６
．、、変換クロック、０７．、、画像データ信号、０８
．、、変換要求信号、０９、、、処理画素数信号、１０
．、、１ライン長検出信号。

Claims (1)

【特許請求の範囲】
1. 原稿１ページ分の画像データを蓄積する画像メモリと、
   前記画像データに対し９分割法等の変換を行う変換回路
   と、該変換回路による変換後の主走査方向１ライン長の
   情報を保持する１ライン長レジスタと、前記変換回路の
   変換画素数と前記１ライン長レジスタの保持情報とが一
   致したときにパルスを発生する１ライン長比較回路と、
   該１ライン長比較回路のパルスを計数するライン数カウ
   ンタと、変換後のライン数の情報を保持するライン数レ
   ジスタと、前記ライン数カウンタの出力と前記ライン数
   レジスタの保持情報とが一致したときに前記変換回路の
   動作を停止させる変換停止信号を発生するライン数比較
   回路とを有することを特徴としたファクシミリ装置の線
   密度変換回路。