JPH02106974A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JPH02106974A JPH02106974A JP26180688A JP26180688A JPH02106974A JP H02106974 A JPH02106974 A JP H02106974A JP 26180688 A JP26180688 A JP 26180688A JP 26180688 A JP26180688 A JP 26180688A JP H02106974 A JPH02106974 A JP H02106974A
- Authority
- JP
- Japan
- Prior art keywords
- type
- type impurity
- impurity
- concentration
- diffused
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 5
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高耐圧の2重拡散MOSトランジスタ(DMO
3)に関し、チャネル部に低濃度のN型不純物を補償拡
散し、高耐圧で閾値電圧vTを低くしたDMO8に関す
る。
3)に関し、チャネル部に低濃度のN型不純物を補償拡
散し、高耐圧で閾値電圧vTを低くしたDMO8に関す
る。
従来、この種の縦型のN型DMO8を形成する場合、ゲ
ートポリシリコン形成後、P型不純物とN型不純物を二
重拡散することにより、チャネル部とソースを形成して
いた。そのときの不純物濃度分布は第3図のようになっ
ていた。
ートポリシリコン形成後、P型不純物とN型不純物を二
重拡散することにより、チャネル部とソースを形成して
いた。そのときの不純物濃度分布は第3図のようになっ
ていた。
上述した従来の高耐圧縦型DMO3は、高耐圧を確保す
るために空乏層の曲率が小さくならないように、P型不
純物(Pベース)の濃度を高くして深く拡散されるよう
にしている。Pベースの濃度が高いためvTが高くなり
、高耐圧と同時に大電流を得ることは難しいという問題
がある。
るために空乏層の曲率が小さくならないように、P型不
純物(Pベース)の濃度を高くして深く拡散されるよう
にしている。Pベースの濃度が高いためvTが高くなり
、高耐圧と同時に大電流を得ることは難しいという問題
がある。
本発明の縦型DMO8は、Pベースを形成するP型不純
物をイオン注入した後短時間の押込みを行い、その後低
濃度のN型不純物をイオン注入し、さらに押込みを行う
ことによりP型不純物の補償を行い表面濃度を下げる。
物をイオン注入した後短時間の押込みを行い、その後低
濃度のN型不純物をイオン注入し、さらに押込みを行う
ことによりP型不純物の補償を行い表面濃度を下げる。
その後にソースとなる高濃度のN型不純物を拡散する。
本発明においてはPベースの濃度とN型不純物の濃度に
よりvTをコントロールする。
よりvTをコントロールする。
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の縦断面図である。
第1図に示すように、P型半導体基板lの表面からN型
不純物を拡散しドレインとなる埋込層2を形成する。そ
の後N−型エピタキシャル層4とドレインの取り出し拡
散層3を形成する。次にゲートポリシリコンロを形成し
た後、Pベース9となるP型不純物をイオン注入し短時
間の押込みを行なう。さらにV、を下げるための低濃度
N型不純物をイオン注入した後、さらに押込みを行い、
ソース7となるN型拡散層、バックゲートの電位を取る
P型拡散層8を形成する。このときの不純物濃度は第2
図のようになる。
不純物を拡散しドレインとなる埋込層2を形成する。そ
の後N−型エピタキシャル層4とドレインの取り出し拡
散層3を形成する。次にゲートポリシリコンロを形成し
た後、Pベース9となるP型不純物をイオン注入し短時
間の押込みを行なう。さらにV、を下げるための低濃度
N型不純物をイオン注入した後、さらに押込みを行い、
ソース7となるN型拡散層、バックゲートの電位を取る
P型拡散層8を形成する。このときの不純物濃度は第2
図のようになる。
また、他の実施例としてPベース層9の形成方法として
、まずP型不純物のイオン注入後法に低濃度のN型をイ
オン注入し、同時に押込みを行なった後ソース7を形成
することもできる。
、まずP型不純物のイオン注入後法に低濃度のN型をイ
オン注入し、同時に押込みを行なった後ソース7を形成
することもできる。
以上説明したように本発明は、チャネル部に低濃度のN
型不純物が補償拡散されているため、Pベースとなる高
濃度のP型不純物を拡散しても、深く拡散されることに
より高耐圧を得ることが出来ると同時に、表面のP型濃
度が低くV?が低くなることにより電流特性も良くする
ことが出来る。
型不純物が補償拡散されているため、Pベースとなる高
濃度のP型不純物を拡散しても、深く拡散されることに
より高耐圧を得ることが出来ると同時に、表面のP型濃
度が低くV?が低くなることにより電流特性も良くする
ことが出来る。
第1図は本発明の一実施例の縦断面図、第2図は本発明
の一実施例の不純物濃度と深さの関係を示す図、第3図
は従来の不純物濃度分布を示す図である。 1・・・・・・P型半導体基板、2・・・・・・N型埋
込層(DMO3のドレイン)、3・・・・・・N型拡散
層、4・・・・・・N−型エピタキシャル層、5・・・
・・・低濃度N型拡散層、6・・・・・・ゲートポリシ
リ、7・・・・・・DMO8用N1(ソース)、8・・
・・・・P型拡散層、9・・・・・・DMO8用Pベー
ス。 代理人 弁理士 内 原 音
の一実施例の不純物濃度と深さの関係を示す図、第3図
は従来の不純物濃度分布を示す図である。 1・・・・・・P型半導体基板、2・・・・・・N型埋
込層(DMO3のドレイン)、3・・・・・・N型拡散
層、4・・・・・・N−型エピタキシャル層、5・・・
・・・低濃度N型拡散層、6・・・・・・ゲートポリシ
リ、7・・・・・・DMO8用N1(ソース)、8・・
・・・・P型拡散層、9・・・・・・DMO8用Pベー
ス。 代理人 弁理士 内 原 音
Claims (1)
- 高耐圧の2重拡散MOSトランジスタにおいて、チャネ
ル部に逆導電型の不純物を補償拡散したことを特徴とす
る高耐圧半導体装置
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26180688A JPH02106974A (ja) | 1988-10-17 | 1988-10-17 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26180688A JPH02106974A (ja) | 1988-10-17 | 1988-10-17 | 高耐圧半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02106974A true JPH02106974A (ja) | 1990-04-19 |
Family
ID=17366975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26180688A Pending JPH02106974A (ja) | 1988-10-17 | 1988-10-17 | 高耐圧半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02106974A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7938414B2 (en) | 2005-09-13 | 2011-05-10 | Ksm Castings Gmbh | Auxiliary frame, particularly for motor vehicles |
-
1988
- 1988-10-17 JP JP26180688A patent/JPH02106974A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7938414B2 (en) | 2005-09-13 | 2011-05-10 | Ksm Castings Gmbh | Auxiliary frame, particularly for motor vehicles |
JP4856705B2 (ja) * | 2005-09-13 | 2012-01-18 | カーエスエム キャスティングス ゲーエムベーハー | 補助フレーム、より好適には自動車に対する補助フレーム |
US8393627B2 (en) | 2005-09-13 | 2013-03-12 | Ksm Castings Group Gmbh | Longitudinal link for an auxiliary frame, particularly for motor vehicles |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4587713A (en) | Method for making vertical MOSFET with reduced bipolar effects | |
US5409848A (en) | Angled lateral pocket implants on p-type semiconductor devices | |
KR100958421B1 (ko) | 전력 소자 및 그 제조방법 | |
JP2001077363A (ja) | 炭化珪素半導体装置及びその製造方法 | |
US5536959A (en) | Self-aligned charge screen (SACS) field effect transistors and methods | |
EP0744769A3 (en) | MOS gate type power transistors | |
JPS5833870A (ja) | 半導体装置 | |
EP0419128A1 (en) | Silicon MOSFET doped with germanium to increase lifetime of operation | |
JP3429654B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH0783119B2 (ja) | 電界効果トランジスタ | |
JPH0621468A (ja) | 絶縁ゲート型半導体装置 | |
EP3509102A1 (en) | Component integrated with depletion-mode junction field-effect transistor and method for manufacturing component | |
US4713329A (en) | Well mask for CMOS process | |
JPH09129868A (ja) | 半導体装置及びその製造方法 | |
JPH02106974A (ja) | 高耐圧半導体装置 | |
JPH07297393A (ja) | 半導体装置およびその製造方法 | |
KR930022551A (ko) | 반도체장치 및 그 제조방법 | |
US6507058B1 (en) | Low threshold compact MOS device with channel region formed by outdiffusion of two regions and method of making same | |
JP3397999B2 (ja) | 半導体装置の製造方法 | |
JPH07221296A (ja) | 縦型mos半導体装置及びその製造方法 | |
JPH06338616A (ja) | 縦型mos半導体装置及びその製造方法 | |
JPH02280322A (ja) | 半導体装置の製法 | |
JPS6017946A (ja) | 半導体装置 | |
JP3014138B2 (ja) | 半導体装置 | |
JP3194805B2 (ja) | 半導体装置 |