JPH0210597B2 - - Google Patents
Info
- Publication number
- JPH0210597B2 JPH0210597B2 JP56162738A JP16273881A JPH0210597B2 JP H0210597 B2 JPH0210597 B2 JP H0210597B2 JP 56162738 A JP56162738 A JP 56162738A JP 16273881 A JP16273881 A JP 16273881A JP H0210597 B2 JPH0210597 B2 JP H0210597B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer wiring
- wiring board
- board
- multilayer
- inorganic insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 21
- 239000000919 ceramic Substances 0.000 claims description 11
- 229910010293 ceramic material Inorganic materials 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 6
- 238000005245 sintering Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
本発明は、多層配線基板に外部接続用ピンが取
付けられた接続用ピン付多層配線基板に関する。
付けられた接続用ピン付多層配線基板に関する。
集積回路技術の進歩によつて、基板上への素子
の塔載は、個別トランジスタの塔載から半導体集
積回路の塔載そして、複数個のLSIの塔載へと向
かつて来た。それに伴い、混成集積回路において
は、同一基板上に高密度に回路を構成する必要に
迫られ、一枚の基板上に実装できる回路密度は限
定されているので、より実装密度を向上させるた
めに、内部配線の多層化された多層配線基板が使
用されている。
の塔載は、個別トランジスタの塔載から半導体集
積回路の塔載そして、複数個のLSIの塔載へと向
かつて来た。それに伴い、混成集積回路において
は、同一基板上に高密度に回路を構成する必要に
迫られ、一枚の基板上に実装できる回路密度は限
定されているので、より実装密度を向上させるた
めに、内部配線の多層化された多層配線基板が使
用されている。
従来、厚膜混成集積回路用多層配線基板とし
て、絶縁性、熱放散性、機械的強度に優れた多層
セラミツク基板が用いられている。
て、絶縁性、熱放散性、機械的強度に優れた多層
セラミツク基板が用いられている。
第1図は、この種の多層配線基板に外部接続用
ピンが取付けられた、接続用ピン付多層配線基板
の従来例の構成を示した正面断面図である。図に
おいて、1は第1の多層配線基板で、多層セラミ
ツク板11と、MoやWなどからなる第1の導電
体12から構成され、2は接続用ピンである。図
に示されるように、第1の導電体12は、複数の
セラミツク材が積層された多層セラミツク板11
の内部及び表面に配線されている。このような構
造の接続用ピン付多層配線基板は、セラミツク材
が焼結前の状態、いわゆるグリーンシートの状態
のときに、そのグリーンシート上にMoやWなど
の導体ペーストで配線をスクリーン印刷し、この
ようにして配線された複数のセラミツク材を位置
を合わせて積層し、それから焼結して第1の多層
配線基板1を形成し、その後接続用ピン2をロウ
付けして製造するものであつた。
ピンが取付けられた、接続用ピン付多層配線基板
の従来例の構成を示した正面断面図である。図に
おいて、1は第1の多層配線基板で、多層セラミ
ツク板11と、MoやWなどからなる第1の導電
体12から構成され、2は接続用ピンである。図
に示されるように、第1の導電体12は、複数の
セラミツク材が積層された多層セラミツク板11
の内部及び表面に配線されている。このような構
造の接続用ピン付多層配線基板は、セラミツク材
が焼結前の状態、いわゆるグリーンシートの状態
のときに、そのグリーンシート上にMoやWなど
の導体ペーストで配線をスクリーン印刷し、この
ようにして配線された複数のセラミツク材を位置
を合わせて積層し、それから焼結して第1の多層
配線基板1を形成し、その後接続用ピン2をロウ
付けして製造するものであつた。
上記の製造過程において、配線された複数のセ
ラミツク材の位置合せは機械的な精度できまるた
め、積層数を多くするにつれ配線の密度を小さく
せざるを得ず、積層数に限界があると共に、高温
焼結のため、個々のセラミツク材の板厚を薄くす
ることや配線の線幅を微細にすることにも限界が
あつた。更に、高温で焼結するため、その配線に
使用される第1の導電体12は、セラミツク材の
焼結温度に耐えられる高融点金属、つまり前記の
MoやWに限られてしまい、これら第1の導電体
12の電気抵抗が大きいことも、基板の回路特性
として好ましいものではなかつた。
ラミツク材の位置合せは機械的な精度できまるた
め、積層数を多くするにつれ配線の密度を小さく
せざるを得ず、積層数に限界があると共に、高温
焼結のため、個々のセラミツク材の板厚を薄くす
ることや配線の線幅を微細にすることにも限界が
あつた。更に、高温で焼結するため、その配線に
使用される第1の導電体12は、セラミツク材の
焼結温度に耐えられる高融点金属、つまり前記の
MoやWに限られてしまい、これら第1の導電体
12の電気抵抗が大きいことも、基板の回路特性
として好ましいものではなかつた。
又、第1の多層配線基板1は、焼結時に収縮率
のばらつきを生じるので、この表面に接続用ピン
2を付けるためには、補正用のランド(端子領
域)が必要なことが知られている。第1の多層配
線基板1のサイズが小さい場合や接続用ピン2の
ピン数が少ない場合は、このランドを設けること
に何ら問題がない。しかしながら、第1の多層配
線基板1のサイズが大きくなると、必要なランド
径も大きくなる。逆に、接続用ピン2のピン数が
増大するとピン密度も大きくなり、単位面積当り
に多数の接続用ピン2を立てなければならないの
で、ランド径を小さくする必要がある。従つて、
このような場合、第1の多層配線基板1の表面に
ランドを設け、そこに多数の接続用ピン2を取付
けることは困難である。
のばらつきを生じるので、この表面に接続用ピン
2を付けるためには、補正用のランド(端子領
域)が必要なことが知られている。第1の多層配
線基板1のサイズが小さい場合や接続用ピン2の
ピン数が少ない場合は、このランドを設けること
に何ら問題がない。しかしながら、第1の多層配
線基板1のサイズが大きくなると、必要なランド
径も大きくなる。逆に、接続用ピン2のピン数が
増大するとピン密度も大きくなり、単位面積当り
に多数の接続用ピン2を立てなければならないの
で、ランド径を小さくする必要がある。従つて、
このような場合、第1の多層配線基板1の表面に
ランドを設け、そこに多数の接続用ピン2を取付
けることは困難である。
本発明の目的は、高密度微細な多層配線基板を
形成した接続用ピン付多層配線基板を提供するこ
とにある。
形成した接続用ピン付多層配線基板を提供するこ
とにある。
本発明の他の目的は、配線用導電体として高温
焼結に適したMoやWだけでなく電気抵抗の低い
通常の導体金属をも用いることを可能にした接続
用ピン付多層配線基板を提供することにある。
焼結に適したMoやWだけでなく電気抵抗の低い
通常の導体金属をも用いることを可能にした接続
用ピン付多層配線基板を提供することにある。
本発明によると、複数のセラミツク材が積層さ
れた多層セラミツク板および該多層セラミツク板
の内部と表面に配線された第1の導電体とから構
成される第1の多層配線基板と、複数の低温焼成
無機絶縁材が積層された多層無機絶縁板および該
多層無機絶縁板の内部と表面に配線された第2の
導電体とから構成される第2の多層配線基板と、
外部接続用ピンとを有し、前記第1及び前記第2
の多層配線基板は、互いに一方の表面において前
記第1及び第2の導電体が互いに電気的に接続す
るように結合され、かつ前記外部接続用ピンは前
記第2の多層配線基板の他方の表面で前記第2の
導電体に固着されていることを特徴とする接続用
ピン付多層配線基板が得られる。
れた多層セラミツク板および該多層セラミツク板
の内部と表面に配線された第1の導電体とから構
成される第1の多層配線基板と、複数の低温焼成
無機絶縁材が積層された多層無機絶縁板および該
多層無機絶縁板の内部と表面に配線された第2の
導電体とから構成される第2の多層配線基板と、
外部接続用ピンとを有し、前記第1及び前記第2
の多層配線基板は、互いに一方の表面において前
記第1及び第2の導電体が互いに電気的に接続す
るように結合され、かつ前記外部接続用ピンは前
記第2の多層配線基板の他方の表面で前記第2の
導電体に固着されていることを特徴とする接続用
ピン付多層配線基板が得られる。
以下、本発明の実施例につき図面を参照して説
明する。
明する。
第2図は、本発明の一実施例の構成を示した正
面断面図である。図において、1は第1の多層配
線基板、2は接続用ピン、20は第2の多層配線
基板である。第1の多層配線基板1は、従来と同
様、複数のセラミツク材が積層された多層セラミ
ツク板11と、多層セラミツク板11の内部及び
表面に配線されたMoやWからなる第1の導電体
12とから構成され、その製造法も従来と同様で
ある。一方、第2の多層配線基板20は、複数の
低温焼成無機絶縁材が積層された多層無機絶縁板
21と、多層無機絶縁板21の内部及び表面に配
線された第2の導電体22とから構成される。図
に示されるように、第1の多層配線基板1と第2
の多層配線基板20は、互いに一方の表面におい
て両導電体12と22が互いに電気的に接続する
ように結合され、且つ接続用ピン2は、第2の多
層配線基板20の他方の表面で第2の導電体22
に固着されている。ここに使用される低温焼成無
機絶縁材としては、例えば100℃焼成ができる住
友化学工業(株)製スミセラム(商品名)、150℃焼成
ができる東亜合成化学工業(株)製アロンセラミツク
(商品名)などがある。
面断面図である。図において、1は第1の多層配
線基板、2は接続用ピン、20は第2の多層配線
基板である。第1の多層配線基板1は、従来と同
様、複数のセラミツク材が積層された多層セラミ
ツク板11と、多層セラミツク板11の内部及び
表面に配線されたMoやWからなる第1の導電体
12とから構成され、その製造法も従来と同様で
ある。一方、第2の多層配線基板20は、複数の
低温焼成無機絶縁材が積層された多層無機絶縁板
21と、多層無機絶縁板21の内部及び表面に配
線された第2の導電体22とから構成される。図
に示されるように、第1の多層配線基板1と第2
の多層配線基板20は、互いに一方の表面におい
て両導電体12と22が互いに電気的に接続する
ように結合され、且つ接続用ピン2は、第2の多
層配線基板20の他方の表面で第2の導電体22
に固着されている。ここに使用される低温焼成無
機絶縁材としては、例えば100℃焼成ができる住
友化学工業(株)製スミセラム(商品名)、150℃焼成
ができる東亜合成化学工業(株)製アロンセラミツク
(商品名)などがある。
このような構成により、従来の第1の多層配線
基板1の積層数を軽減できるので、位置合わせの
精度を余り考慮する必要がなく、それ自体従来よ
りは高密度化できる。一方、第2の多層配線基板
20は、低温焼成の無機絶縁板21で構成されて
いるため、個々の基板の板厚を薄くでき、配線の
線幅も微細にすることができる。従つて、2個の
基板1,20のそれぞれの表面で両導電体12と
22が電気的に接続するように配置して構成され
た新しい基板は、従来の基板と外形はほとんど同
じであるにもかかわらず、非常に高密度微細な基
板を構成できた。
基板1の積層数を軽減できるので、位置合わせの
精度を余り考慮する必要がなく、それ自体従来よ
りは高密度化できる。一方、第2の多層配線基板
20は、低温焼成の無機絶縁板21で構成されて
いるため、個々の基板の板厚を薄くでき、配線の
線幅も微細にすることができる。従つて、2個の
基板1,20のそれぞれの表面で両導電体12と
22が電気的に接続するように配置して構成され
た新しい基板は、従来の基板と外形はほとんど同
じであるにもかかわらず、非常に高密度微細な基
板を構成できた。
又、微細化高密度化に適した第2の多層配線基
板20と、前述したように熱放散性、機械的強度
に優れた第1の多層配線基板1とを組合わせたこ
とにより、各々の基板の特長を生かした多層配線
基板が構成できた。
板20と、前述したように熱放散性、機械的強度
に優れた第1の多層配線基板1とを組合わせたこ
とにより、各々の基板の特長を生かした多層配線
基板が構成できた。
更に、接続用ピン2は、第2の多層配線基板2
0側へ取付けられるので、第1の多層配線基板1
からの熱放散を妨げず、又、収縮率のばらつきに
よる誤差が生じない。従つて、本発明による接続
用ピン付多層配線基板は、従来と同様絶縁性、熱
放射性、機械的強度においても申し分なく、又、
従来のような基板サイズやピン密度からくるラン
ド径の制約はない。
0側へ取付けられるので、第1の多層配線基板1
からの熱放散を妨げず、又、収縮率のばらつきに
よる誤差が生じない。従つて、本発明による接続
用ピン付多層配線基板は、従来と同様絶縁性、熱
放射性、機械的強度においても申し分なく、又、
従来のような基板サイズやピン密度からくるラン
ド径の制約はない。
そして、第2の多層配線基板20には、低温焼
成無機絶縁材の多層無機絶縁板21が使用されて
いるので、多層無機絶縁板21の内部及び表面に
配線される第2の導電体22の材料には、従来の
MoやWと較べてその電気抵抗が数分の1である
通常の導体金属Cuが使用でき且つ、第1の多層
配線基板1の積層数も少なくなつたので、基板の
回路特性も従来と較べ良くなつた。
成無機絶縁材の多層無機絶縁板21が使用されて
いるので、多層無機絶縁板21の内部及び表面に
配線される第2の導電体22の材料には、従来の
MoやWと較べてその電気抵抗が数分の1である
通常の導体金属Cuが使用でき且つ、第1の多層
配線基板1の積層数も少なくなつたので、基板の
回路特性も従来と較べ良くなつた。
以上の説明で明らかなように、本発明による
と、高密度微細な接続用ピン付多層配線基板を構
成できる。
と、高密度微細な接続用ピン付多層配線基板を構
成できる。
また、外部接続用ピンを、低温焼成無機絶縁材
の多層無機絶縁板を使用した第2の多層配線基板
側に設けているので、従来のような収縮率からく
る制約を取除くことができる。これにより、大形
基板上に多数の外部接続用ピンを高密度に取付け
ることが可能になつた。
の多層無機絶縁板を使用した第2の多層配線基板
側に設けているので、従来のような収縮率からく
る制約を取除くことができる。これにより、大形
基板上に多数の外部接続用ピンを高密度に取付け
ることが可能になつた。
第1図は、従来例の構成を示した正面断面図、
第2図は、本発明の一実施例の構成を示した正面
断面図である。 記号の説明:1は第1の多層配線基板、2は接
続用ピン、11は多層セラミツク板、12は第1
の導電体、20は第2の多層配線基板、21は多
層無機絶縁板、22は第2の導電体をそれぞれあ
らわしている。
第2図は、本発明の一実施例の構成を示した正面
断面図である。 記号の説明:1は第1の多層配線基板、2は接
続用ピン、11は多層セラミツク板、12は第1
の導電体、20は第2の多層配線基板、21は多
層無機絶縁板、22は第2の導電体をそれぞれあ
らわしている。
Claims (1)
- 1 複数のセラミツク材が積層された多層セラミ
ツク板および該多層セラミツク板の内部と表面に
配線された第1の導電体とから構成される第1の
多層配線基板と、複数の低温焼成無機絶縁材が積
層された多層無機絶縁板および該多層無機絶縁板
の内部と表面に配線された第2の導電体とから構
成される第2の多層配線基板と、外部接続用ピン
とを有し、前記第1及び前記第2の多層配線基板
は、互いに一方の表面において前記第1及び第2
の導電体が互いに電気的に接続するように結合さ
れ、かつ前記外部接続用ピンは前記第2の多層配
線基板の他方の表面で前記第2の導電体に固着さ
れていることを特徴とする接続用ピン付多層配線
基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16273881A JPS5864094A (ja) | 1981-10-14 | 1981-10-14 | 接続用ピン付多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16273881A JPS5864094A (ja) | 1981-10-14 | 1981-10-14 | 接続用ピン付多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5864094A JPS5864094A (ja) | 1983-04-16 |
JPH0210597B2 true JPH0210597B2 (ja) | 1990-03-08 |
Family
ID=15760317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16273881A Granted JPS5864094A (ja) | 1981-10-14 | 1981-10-14 | 接続用ピン付多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5864094A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60178695A (ja) * | 1984-02-17 | 1985-09-12 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 電気的相互接続パツケ−ジ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5586195A (en) * | 1978-12-25 | 1980-06-28 | Fujitsu Ltd | Method of fabricating multilayer circuit board |
JPS56115498A (en) * | 1980-02-19 | 1981-09-10 | Shimizu Construction Co Ltd | Method of executing moving type side wall flask |
-
1981
- 1981-10-14 JP JP16273881A patent/JPS5864094A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5586195A (en) * | 1978-12-25 | 1980-06-28 | Fujitsu Ltd | Method of fabricating multilayer circuit board |
JPS56115498A (en) * | 1980-02-19 | 1981-09-10 | Shimizu Construction Co Ltd | Method of executing moving type side wall flask |
Also Published As
Publication number | Publication date |
---|---|
JPS5864094A (ja) | 1983-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2996510B2 (ja) | 電子回路基板 | |
US4908696A (en) | Connector and semiconductor device packages employing the same | |
JPH0210597B2 (ja) | ||
JPS5864095A (ja) | 接続用ピン付多層配線基板 | |
JP2000188475A (ja) | セラミック多層基板の製造方法 | |
JPH0283995A (ja) | セラミツク多層回路基板及びその用途 | |
JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
JPS60117796A (ja) | 多層配線基板及びその製造方法 | |
JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
JPH0432297A (ja) | 多層配線基板及びその製造方法 | |
JPS60137884A (ja) | セラミツク多層配線回路基板の製造法 | |
JP2001320172A (ja) | 薄膜多層回路基板 | |
JPH0239878B2 (ja) | ||
JP3250944B2 (ja) | 配線基板 | |
JPH0636601Y2 (ja) | 回路基板 | |
JP2006140513A (ja) | セラミック多層基板の製造方法 | |
JPS6293961A (ja) | 多層配線回路板 | |
JP2898721B2 (ja) | セラミック多層基板およびその製造方法 | |
JPS62183149A (ja) | ピン・グリツド・アレイパツケ−ジ | |
JPS6122692A (ja) | 多層配線基板およびその製造方法 | |
JP3139759B2 (ja) | セラミック多層基板およびその製造方法 | |
JPH02231791A (ja) | 電子回路基板の製造法 | |
JPH04125994A (ja) | セラミック多層基板およびその製造方法 | |
JPS60120592A (ja) | セラミツク配線板及びセラミツク配線板の製造方法 | |
JPH0763109B2 (ja) | セラミック回路基板の製造方法 |