JPH02100548A - 有効領域判定信号発生回路 - Google Patents

有効領域判定信号発生回路

Info

Publication number
JPH02100548A
JPH02100548A JP63253343A JP25334388A JPH02100548A JP H02100548 A JPH02100548 A JP H02100548A JP 63253343 A JP63253343 A JP 63253343A JP 25334388 A JP25334388 A JP 25334388A JP H02100548 A JPH02100548 A JP H02100548A
Authority
JP
Japan
Prior art keywords
signal
output
circuit
effective area
adder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63253343A
Other languages
English (en)
Other versions
JPH0691563B2 (ja
Inventor
Shoichi Mizoguchi
溝口 祥一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63253343A priority Critical patent/JPH0691563B2/ja
Priority to US07/264,150 priority patent/US4859956A/en
Priority to CA000581582A priority patent/CA1273069A/en
Priority to EP88118159A priority patent/EP0314196B1/en
Priority to DE88118159T priority patent/DE3882484T2/de
Priority to AU24548/88A priority patent/AU601665B2/en
Publication of JPH02100548A publication Critical patent/JPH02100548A/ja
Publication of JPH0691563B2 publication Critical patent/JPH0691563B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明1よ有効領域判定信号発生回路に係り、特に、位
相平面上の信号点配置が階段状となるようにする高多値
直交振幅変調方式を採用するディジタル無線通信システ
ムにおける復調装置において用いられる有効領域判定信
号発生回路に関する。
(従来の技術) 周知のように一ディジタル無線通信においては、周波数
有効利用の観点から高多値の直交振幅変調(QAM)方
式が採用されている。これには、64QAM方式や25
6QAM方式等各種のものがある。しかし、このQAM
方式は、例えば第5図に示す如く、位相平面−Eの信号
点配置態様が正方形となるので、高多値になるに従い変
調波のピーク電力対平均電力比が大きくなり、送信電力
増幅器等の非線形歪を受は易くなる。
そこで、例えば第6図に示す如く、位相平面上の信号点
配置カ月階段状となるようにし、以てピーク電力の低減
を図るようにした直交振幅変調方式(STEPPED−
SQUARIiQAM方式:以下、単にrssQAMJ
方式という)が提案されている(特開昭61−7745
2号公報)、第6図は256 S S−QAM方式の信
号点配置を示し、通常のQAM方式の正方杉苔頂点付近
の信号点を削除した配置態様となっており、その最外殻
信号点を結ぶ外形状は正8角形となっている。
ところで、256SS−QAM変調波を正しく復調する
ためには自動振幅制御信号(AGC)、搬送波再生信号
(APC)、DCオフセット制御信号および伝搬路での
フェージング歪等を等化するトランスバーサル形等化器
のタップ制御信号および交差偏波間干渉を補償するため
の交差偏波干渉補償器のタップ制御信号等を生成するた
めに、理想値からの信号点のずれを表す誤差信号が必要
となるが、トランスバーサル形等化器や交差偏波干渉補
償器を含めた復調系全体が正しく引き込まない間は正し
い誤差信号が得られない。
即ち、誤差信号は第7図に示す如く各信号点の理想値か
らの上方向へのずれを1”、下方向へのずれを“0”と
して表現するが、本来信号点位置Bで受かるべき信号が
信号点位置Aと同Bの中央の閾値を超えて信号点位置A
側に寄った信号点位置Xで受信された場合、誤差信号は
“0″となるからこの誤差信号は信号点位置Aで受かる
べき信号が下方にずれて受信されたことを示すことにな
り誤った誤差信号である。
この誤った誤差信号に基づいて生成した制御信号で制御
されるとトランスバーサル形等化器を含めた復調系全体
が発散してしまうので、このような場合、従来では各制
御信号を一旦初期値にリセットするようにし、そのリセ
ット期間中、各制御信号の発生回路はその動作を中止す
るようにしている。
(発明が解決しようとする課題) このように、従来のSS−QAM方式における復調装置
にあっては、復調系全体が正しく引き込まない間は正し
い制御信号による制御が行えないので各制御信号を初期
値にリセットする操作が必要であり、このリセット期間
中ではトランスバーサル形箆化器や交差偏波干渉補償器
はその等化動作や補償動作を中止することになる。そう
すると、フェージングや交差面波間干渉等によって一旦
同期外れを生じた場合には、フェージング歪や交差(扁
波間干渉が十分に減少するまで復調系は引き込まず、こ
の間トランスバーサル形等化器や交差偏波干渉補償器は
本来的に備える等化能力や補償能力を発揮できないとい
う問題点がある。
本発明は、このような問題点に鑑みなされたもので、そ
の目的は、SS−QAM方式における復調装置において
、復調系が同期外れを生じても正しい制御信号の生成を
可能にする正しい誤差信号を取得できるようにするため
の有効領域判定信号発生回路を提供することにある。
(課題を解決するための手段) 前記目的を達成するために、本発明の有効領域判定信号
発生回路は次の如き構成を有する。
即ち、本発明の有効領域判定信号発生回路は、位相平面
上の信号点配置が階段状となるようにする高多値直交振
幅変調方式を採用するディジタル無線通信システムにお
ける復調装置において用いられる有効領域判定信号発生
回路であって; この有効領域判定信号発生回路は、復
調装置において取得された互いに直交関係にあるPチャ
ネルとQチャネルの各ベースバンド信号のそれぞれにつ
いて標本化および量子化処理を行う第1および第2のA
/D変換器と; 前記第1および第2のA/D変換器の
出力ディジタル信号を受けて両者を2進加算する加算器
と; 前記加算器の出力ディジタル信号を受けてその信
号が示す位相平面上の位置が、前記階段状の信号点配置
において最外殻信号点位置の外側または内側のいずれに
あるかを判定する第1の信号判定回路と: 前記第1お
よび第2のA/D変換器の出力ディジタル信号をそれぞ
れ受けてその信号が示す位相平面上の位置が、前記階段
状の信号点配置において最外殻信号点位置の外側または
内側のいずれにあるかを判定する第2および第3の信号
判定回路と; 前記第1乃至第3の信号判定回路の各出
力の論理和操作をする出力回路と; を備えたことを特
徴とするものである。
(作 用) 次に、前記の如く構成される本発明の有効領域判定信号
発生回路の作用を図面を参照して説明する。
位相平面上の信号点配置において、第7図で示した如く
、受信信号が位相平面上の信号点配置領域内にあるとき
は、その誤差信号は誤りを含む。
ところが、第1図において、信号点位置Cは最外殻信号
点位置を示すが、この信号点位置Cの外側の位置Yで信
号受信があったとすれば、信号点位置Cの上方には信号
点位置は存在しないから、位置Yで受信された信号はこ
れに最も近い信号点位置Cで受信されるべき信号がずれ
て受信された確率が極めて高いと言える。つまり、位W
Yでの受信信号についての誤差信号は1′′であるが、
これは正しい誤差信号を与えているということができる
そこで、本発明では、例えば第2図に斜線で示す如く、
最外殻信号点位置の外側領域を有効領域、内側領域を無
効領域と定め、受信信号がこの有効領域に入っているか
否がを判定できるようにし、以て有効領域に入った受信
信号の誤差信号を用いて正しい制御信号の発生を可能に
しようとするのである。
さて、受信信号が有効領域に入っているが否がの判定は
次のようにして行う。第2図において、P軸およびQ軸
上の数字は原点からP軸およびQ軸に沿った信号点まで
の距離を示す、有効領域は正方形領域(I)と同(II
)の外側領域である。
正方形領域(I)はIP+=17上の信号点位置を結ぶ
線分(イ)とIQ+=17上の信号点位置を結ぶ線分(
ロ)とで画成される領域である。
また、正方形領域(n)は、信号点位置を(IPQl)
とすれば、(9,15)、(11,13)。
(13,11)、(15,9)の各信号点位置を結ぶ線
分(ハ)によって画成される領域であり、線分(ハ)は
I P + =24とI Q + =24を結ぶ直線で
ある。
各線分を数式化すると、 線分(イン: IPI=17  かつ IQ+≦17 
      (1)線分(ロ): 1Ql=17  か
つ IP+≦17      (2>線分〈ハ): l
Pl+IQ+=24            (3)と
表現できるので、有効領域は Pl+IQ+>24              (4
)IPl>17                (5
)Q+>17                 (6
)と規定できる。
つまり、第1の信号判定回路は受信信号の位相平面上の
位置(IPl、IQI)が式(4)を満たすとき、また
第2および第3の信号判定回路は受信信号の位相平面上
の位W(IPl、IQI)が式(5)才たは同(6)の
対応するものを溝なすとき有効領域判定を行う、故に、
出力回路は最外殻信号点位置の外側で信号受信が行われ
たことを示す信号、即ち有効領域判定信号を出力できる
斯くして、復調系が同期外れを起こしても正しい誤差信
号を得ることができ、正しい制御信号が生成されること
となる。
(実 施 例) 以下、本発明の実施例を図面を参照して説゛明する。
第3図は本発明の一実施例に係る有効領域判定信号発生
回路を示す。第3図において、図外の復調装置で取得さ
れた互いに直交関係にあるPチャネルとQチャネルの多
値ベースバンド信号はそれぞれ入力端子1.同2を介し
てA/D変換器11゜同12へ入力される。また入力端
子3に印加されるクロック信号はA/D変換器11.同
12および加算器13へ識別タイミング等を決定する動
作クロックとして与えられる。ここに、PチャネルとQ
チャネルの多値ベースバンド信号のそれぞれは、本実施
例が256SS−QAM方式(第6図)を対象とするか
ら、18値の信号となる。
A/D変換器11.同】2は、第4図に示す変換則に従
って入力信号(±1〜±9の18値のベースバンド信号
)の標本点における値P′、同Q′(±1〜±9)を例
えば6ビツト(D o、D t、D 2゜DI、D4.
D5)の2値ディジタル信号Pd、同Qdへ変換する。
なお、データビットD。は符号ビットであって、以降の
各回路ではこの符号ビットD。
を除いたデータ信号(DI”Ds)に基づいて所要の動
作を行う。便宜上、この符号ビットDOを除いたデータ
信号(DI〜Ds>をP′d、Q′dとして、これをA
/D変換器11.同12はそれぞれ出力するものとする
。従って、A/D変換器11の出力信号たるデータ信号
P′dは加算器13と信号判定回路14へ与えられ、ま
たA/D変換器12の出力信号たるデータ信号Q′dは
加算器13と信号判定回路16へ与えられる。
加算器13は入力されたデータ信号P′6と同Q′aを
2進加算したデータ信号R′d(R’a = P′、1
 +Q ′d)を形成し、それを信号判定回路15へ出
力する。
信号判定回路14乃至同16は、次のようにして入力信
号の領域判定を行う、基本的には、第2図に示したよう
に、受信信号の位相平面上の信号点位置(P、Q)が前
記式(4)〜同(6)を満足するか否かを調べるのであ
るが、実際の信号点位置はA/D変換器11.同12の
入力信号レベル(P′、Q”)で示されるので、前記式
(4)〜同(6)をこのP′軸、Q′軸に基づくものに
変更した同等の関係式に従って判定を行う。
P軸、Q軸とP′軸、Q′軸との関係は、第4図の目盛
における対応から明らかなように、P′l =”(IP
++1)        (7)Q’ l =」−(I
 P + +1)           (8)と表現
できるので、前記式(4)〜同(6)は次のように書き
直すことができる。
P” l +IQ’ l >11          
  (9)P′1〉9               
(10)Qi>9                (
11)そして、10進数IP′l、同IQ′1はデータ
信号P′6.同Q ′aで示されるので、式(9)〜同
(11)を2進形式(DI D2 DI D4.D5)
で書き直すと、 P′d+Q′d≧1010.1 P′d≧10100.1 Q ′a ≧1000.1 となる、簡単のために小数点を省略して記述すると、 P′d+Q′d=R′d≧10001        
      (15)P−≧10001       
               (16)Q ′d≧1
0001                     
(17)となる。
要するに、信号判定回路14は入力されたデータ信号P
′dが式(16)を満たすとき1″を出力し、満たさな
いとき0”を出力する。そして、信号判定回路15は式
(15)に基づき、また信号判定回路16は式(17)
に基づき同様の判定動作を行う。
出力回路17は、前記3つの信号判定回路の出力状態の
論理和操作をし、信号判定回路14乃至同16のいずれ
か1つの出力状態が1″のときは出力信号Sを″1′′
にし、有効領域判定信号を出力する。
そして、図外の復調装置では、S=1のとき得られる誤
差信号を十分に確度の高い誤差信号として各制御に用い
、他は放棄するのである。
最後に、前記信号判定回路(14〜16)の具体的な構
成方法を説明する。即・ち、信号判定回路(14〜16
)は、例えば、データ信号P ’a 、 Q ’a 。
P′dを入力アドレス情報とし、そのアドレス情報が前
記式(15)〜同(17)を満たすとき1”を生じるよ
うなテーブルを予め記憶している記憶手段(例えばRO
M)によって容易に実現でき、また個別的論理素子を用
いた論理回路によっても簡単に実現できる。
なお、以上説明した実施例では、A/D変換器は入力信
号を6ビツトの2値ディジタル信号へ変換するようにし
たが、この変換ビット数をさらに増やせば、領域判定の
精度をさらに高めることができる。
(発明の効果) 以上説明したように、本発明の有効領域判定信号発生回
路によれば、復調装置において取得された互いに直交関
係にあるPチャネルとQチャネルの各ベースバンド信号
のそれぞれについて標本化および量子化処理をし、その
各ディジタル信号の標本点位置における論理状態が位相
平面上の階段状の信号点配置において最外殻信号点位置
の外側を示すとき有効領域判定信号を出力するようにし
たので、復調系が同期外れを起こしていても正しい誤差
信号を得ることができる。その結果正しい制御信号を生
成できるので、トランスバーサル形等化器等の制御系を
速やかに収束させることができる。故に、従来の如きリ
セット操作が不要となるから、トランスバーサル形等化
器や交差偏波干渉補償器を休止させることなくその等化
能力や補償能力を発揮させることができる効果がある。
【図面の簡単な説明】
第1図は有効領域判定の原理説明図、第2図は256S
S−QAM方式を例にして示す有効領域判定信号検出の
原理説明図、第3図は本発明の一実施例に係る有効領域
判定信号発生回路の構成ブロック図、第4図はA/D変
換器の入力信号と出力信号の関係図、第5図は256Q
AM方式の信号点配置図、第6図は256 S S−Q
AM方式の信号点配置図、第7図は従来の誤差信号判定
方式の説明図である。 11.12・・・・・・A/D変換器、 13・・・・
・・加算器、 14〜16・・・・・信号判定回路、 
17・・・・・・出力回路。 代理人 弁理士  八 幡  義 博 ちミ46日月のオドリドを更域グ1A1第3βh多トa
乙上コ)S−っ7刈ら、成イ祈1コ第3 図 に束、7)麟差6デ朔定ざ戊 第 7 図 A/D麦梗轟の入広力花号 第4 図

Claims (1)

    【特許請求の範囲】
  1. 位相平面上の信号点配置が階段状となるようにする高多
    値直交振幅変調方式を採用するディジタル無線通信シス
    テムにおける復調装置において用いられる有効領域判定
    信号発生回路であって;この有効領域判定信号発生回路
    は、復調装置において取得された互いに直交関係にある
    PチャネルとQチャネルの各ベースバンド信号のそれぞ
    れについて標本化および量子化処理を行う第1および第
    2のA/D変換器と;前記第1および第2のA/D変換
    器の出力ディジタル信号を受けて両者を2進加算する加
    算器と;前記加算器の出力ディジタル信号を受けてその
    信号が示す位相平面上の位置が、前記階段状の信号点装
    置において最外殻信号点位置の外側または内側のいずれ
    にあるかを判定する第1の信号判定回路と;前記第1お
    よび第2のA/D変換器の出力ディジタル信号をそれぞ
    れ受けてその信号が示す位相平面上の位置が、前記階段
    状の信号点装置において最外殻信号点位置の外側または
    内側のいずれにあるかを判定する第2および第3の信号
    判定回路と;前記第1乃至第3の信号判定回路の各出力
    の論理和操作をする出力回路と;を備えたことを特徴と
    する有効領域判定信号発生回路。
JP63253343A 1987-10-30 1988-10-07 有効領域判定信号発生回路 Expired - Fee Related JPH0691563B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP63253343A JPH0691563B2 (ja) 1988-10-07 1988-10-07 有効領域判定信号発生回路
US07/264,150 US4859956A (en) 1987-10-30 1988-10-28 Validity decision circuit capable of correctly deciding validity of an error signal in a multilevel quadrature amplitude demodulator
CA000581582A CA1273069A (en) 1987-10-30 1988-10-28 Validity decision circuit capable of correctly deciding validity of an error signal in a multilevel quadrature amplitude demodulator
EP88118159A EP0314196B1 (en) 1987-10-30 1988-10-31 Validity decision circuit capable of correctly deciding validity of an error signal in a multilevel quadrature amplitude demodulator
DE88118159T DE3882484T2 (de) 1987-10-30 1988-10-31 Gültigkeitsentscheidungsschaltung mit der Fähigkeit, über die Gültigkeit eines Fehlersignals in einem Mehrebenen-QAM-Demodulator zu entscheiden.
AU24548/88A AU601665B2 (en) 1987-10-30 1988-10-31 Validity decision circuit capable of correctly deciding validity of an error signal in a multilevel quadrature amplitude demodulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63253343A JPH0691563B2 (ja) 1988-10-07 1988-10-07 有効領域判定信号発生回路

Publications (2)

Publication Number Publication Date
JPH02100548A true JPH02100548A (ja) 1990-04-12
JPH0691563B2 JPH0691563B2 (ja) 1994-11-14

Family

ID=17250008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63253343A Expired - Fee Related JPH0691563B2 (ja) 1987-10-30 1988-10-07 有効領域判定信号発生回路

Country Status (1)

Country Link
JP (1) JPH0691563B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423649A (ja) * 1990-05-18 1992-01-28 Nec Corp 判定信号発生回路
JPH04298142A (ja) * 1991-03-26 1992-10-21 Nec Corp クロック同期回路
JP2007537666A (ja) * 2004-05-12 2007-12-20 トムソン ライセンシング イコライザエラー信号のためのコンステレーション位置依存ステップサイズ
JP2007537667A (ja) * 2004-05-12 2007-12-20 トムソン ライセンシング 受信信号点の位置に基づく等化器ロック検出

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101877785B1 (ko) * 2018-01-19 2018-07-12 남양유업 주식회사 겔 타입의 이종 음식물 주입 노즐 및 이를 포함하는 겔 타입의 이종 음식물 제조 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010818A (ja) * 1983-06-29 1985-01-21 Fujitsu Ltd 自動等化方式
JPS6177452A (ja) * 1984-09-25 1986-04-21 Nec Corp 多値直交振幅変調方法および装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010818A (ja) * 1983-06-29 1985-01-21 Fujitsu Ltd 自動等化方式
JPS6177452A (ja) * 1984-09-25 1986-04-21 Nec Corp 多値直交振幅変調方法および装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423649A (ja) * 1990-05-18 1992-01-28 Nec Corp 判定信号発生回路
JPH04298142A (ja) * 1991-03-26 1992-10-21 Nec Corp クロック同期回路
JP2007537666A (ja) * 2004-05-12 2007-12-20 トムソン ライセンシング イコライザエラー信号のためのコンステレーション位置依存ステップサイズ
JP2007537667A (ja) * 2004-05-12 2007-12-20 トムソン ライセンシング 受信信号点の位置に基づく等化器ロック検出
JP4859830B2 (ja) * 2004-05-12 2012-01-25 トムソン ライセンシング 受信信号点の位置に基づく等化器ロック検出

Also Published As

Publication number Publication date
JPH0691563B2 (ja) 1994-11-14

Similar Documents

Publication Publication Date Title
USRE45037E1 (en) Method for modulation and transmission apparatus
US6785342B1 (en) Nonlinear pre-distortion modulator and long loop control
US5930299A (en) Digital modulator with compensation and method therefor
AU2005278238B2 (en) Method and apparatus for calculating log-likelihood ratio for decoding in a receiver for a mobile communication system
JPH02279028A (ja) 適合先行歪ませ回路
US6608843B1 (en) Pilot signal transmission technique and digital communication system using same
US7664201B2 (en) Digital automatic gain control
JPH066399A (ja) データ伝送方法
US6373903B1 (en) Apparatus and method for increasing the effective data rate in communication systems utilizing phase modulation
US7110477B2 (en) Gaussian frequency shift keying digital demodulator
AU4506500A (en) Amplitude calculation circuit
JPH02100548A (ja) 有効領域判定信号発生回路
US20120177141A1 (en) Transmission device, reception device, transmission method and reception method for wireless communication system
US6459742B1 (en) Digital modulation process and modulator implementing the process
US5504453A (en) Method and device for estimating phase error
JPS6350231A (ja) 通信システムとこれに用いる受信装置
US8514977B2 (en) Transmission apparatus, reception apparatus, transmission method, and reception method of wireless communication system
MXPA06009477A (es) Metodo y aparato para la reduccion del margen dinamico amplio.
EP0801495A3 (en) Data transmission apparatus
JP2861778B2 (ja) 復調装置
JP2587432B2 (ja) 有効領域判定信号検出回路
JPH0748677B2 (ja) 等化器
US6731679B1 (en) Modulator/demodulator and method of modulation/demodulation used for same
JP3140974B2 (ja) 判定方法及びプリコーダ装置
US20040085148A1 (en) Phase modulator

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees