JP3140974B2 - 判定方法及びプリコーダ装置 - Google Patents

判定方法及びプリコーダ装置

Info

Publication number
JP3140974B2
JP3140974B2 JP09023055A JP2305597A JP3140974B2 JP 3140974 B2 JP3140974 B2 JP 3140974B2 JP 09023055 A JP09023055 A JP 09023055A JP 2305597 A JP2305597 A JP 2305597A JP 3140974 B2 JP3140974 B2 JP 3140974B2
Authority
JP
Japan
Prior art keywords
precoder
signal
information
signal point
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09023055A
Other languages
English (en)
Other versions
JPH09326834A (ja
Inventor
尚 加來
昇 川田
秀夫 宮澤
友里 仁垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP09023055A priority Critical patent/JP3140974B2/ja
Priority to GB9705678A priority patent/GB2311913B/en
Priority to FR9703676A priority patent/FR2746993B1/fr
Priority to CN97109952.9A priority patent/CN1171686A/zh
Priority to US08/829,065 priority patent/US6078624A/en
Publication of JPH09326834A publication Critical patent/JPH09326834A/ja
Application granted granted Critical
Publication of JP3140974B2 publication Critical patent/JP3140974B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
    • H04L25/4975Correlative coding using Tomlinson precoding, Harashima precoding, Trellis precoding or GPRS
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03343Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems

Description

【発明の詳細な説明】
【0001】(目次) 発明の属する技術分野 従来の技術(図16〜図25) 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態(図1〜図15) 発明の効果
【0002】
【発明の属する技術分野】本発明は、モデムなどの伝送
装置、特に電話回線,専用回線等のメタリック回線を使
用してデータを伝送する伝送装置にて用いて好適な、判
定方法及びプリコーダ装置に関する。電話回線等を介し
てデータを伝送する場合にはモデムを使用することが一
般的であり、特に伝送速度が高速で且つ安価なモデムが
強く要求されている。特に、画像情報は情報量が多く、
このような画像情報をデータ伝送するためのモデムは、
通常のデータを送信するためのモデムよりも更に高速
な、例えば伝送速度が1.5Mbps程度のものが要求
されている。
【0003】
【従来の技術】図16は、一般的なモデムの構成を示す
ブロック図である。図において、160はモデムであ
り、161は受信部、162は送信部である。受信部1
61は、アナログ/ディジタル変換部(A/D変換部)
161a,線路等化器161b,復調部161c,ロー
ルオフフィルタ(ROF)161d,自動利得制御部
(AGC)161e,自動等化器(EQL)161f,
キャリア検出部(CD)161g,タイミング抽出部1
61h,クロック信発生部161iなどをそなえる。
【0004】また、送信部162は論理処理部162
a,ロールオフフィルタ(ROF)162b,変調部1
62c,ディジタル/アナログ変換部(D/A変換部)
162dをそなえている。このような構成のモデム16
0において、送信データ信号について、論理処理部16
2aによる処理を通じて信号点が発生し、この信号点に
ついてロールオフフィルタ162bにて波形成形処理が
施された後、変調部162cにて変調される。その後、
D/A変換部286dにてアナログ信号に変換されて、
データ信号として送信される。
【0005】また、受信部に供給されたアナログ受信デ
ータは、A/D変換部161aによりディジタル信号に
変換される。この後、復調部161cにより受信信号が
復調され、ROF161dにより波形成形されたのち、
AGC161eに供給される。AGC161cでは、受
信信号の利得制御を行ない、その信号をEQL161f
に供給する。
【0006】ここで、伝送データの誤り伝搬を防止する
ための方法として、モデムの送信部(例えば上述の論理
処理部162aとしての機能する部分)にプリコーダを
設けることが考えられている。図17は、パーシャルレ
スポンス(以下PR)を用いたデータ伝送システムを示
した図面である。パーシャルレスポンスは非ナイキスト
伝送方法の一つである。
【0007】図17において、171は送信側装置のP
Rフィルタであり、172は受信装置のローパスフィル
タ(LPF)である。また、173は判定回路である。
PRフィルタ171は、入力データAk と前回データA
k-1 とを加算して、回線にデータYk として出力するも
のであり、等価回路としては図18のように図示するこ
とができる。即ち、この図18に示されるように、PR
フィルタ171に入力されたデータはPRタップ171
aに格納され、加算器171bでは、PRタップ171
aに格納された値を次にPRフィルタ171に入力され
るデータと加算して出力する。
【0008】データYk は回線を介して受信装置に伝送
され、データRk として受信側装置により受信される。
受信データRk はLPF172を通してデータLk とし
て判定回路173に入力し、信号点判定等が行なわれ
る。ここで、データLk は、 Lk =Rk =Yk =Ak +Ak-1 で表される。
【0009】判定回路173は入力されたデータLk
判定して、判定結果を示すデータD k を出力する。ここ
で、判定結果Dk は、 Dk =Ak =Rk −Ak-1 で表される。従って、Ak-1 が定められれば受信信号R
k に基づいて次の送信信号Ak を求めることができる。
【0010】しかし、PRでは受信の結果Ak-1 の判定
を誤ってしまうと、以降の信号Ak,Ak+1 ・・・の判
定も全て誤りとなってしまい、誤りが伝搬するという欠
点をもっている。これを防止するためには、PRフィル
タ171の前段にプリコーダを設ける構成を取ることが
できる。図19はプリコーダとPRフィルタ171とを
接続したシステムを図示した図面である。図19におい
て、図17と同じものには同一符号が付されている。ま
た、193はモジュロ(mod)プリコーダであり、1
94はモジュロ判定部である。
【0011】また、図20は図19に図示されたモジュ
ロプリコーダ193とPRフィルタ171との等価回路
を示している。ここで、PRフィルタ171は図18に
図示されたものと同じである。モジュロプリコーダ19
3は、モジュロ判定回路193aとプリコーダタップ1
93b及び加算器193cとから構成されている。プリ
コーダタップ193bにはモジュロ判定回路193aか
らの出力が格納され、加算器193cによりプリコーダ
タップ値と入力データとの差分が取られる。
【0012】モジュロプリコーダ193は入力データA
k と前回のモジュロプリコーダ193からの出力Bk-1
との差分を取ってこれに対してモジュロ操作を加えるも
のである。これは例えばラテイス社刊の「データ通信の
原理」P.97〜P.106等に記されている。ここ
で、受信側装置のLPF172の出力Lk は、 Lk =Rk =Yk =Bk +Bk-1 =mod(Ak −B
k-1 )+Bk-1 となる。従って、判定回路174による判定出力Dk は Dk =mod(Lk )=mod(mod(Ak −Bk-1 )+Bk-1 ) =mod(Ak −Bk-1 +Bk-1 )=mod(Ak ) =Ak となる。
【0013】このため、送信側装置にモジュロプリコー
ダ193を設けることによって、受信側装置では、前回
受信したデータAk-1 に基づいたデータAk の判定を行
なう必要がなくなり、誤りの伝搬がなくなる。しかし、
モジュロ操作を行なった場合には以下のような問題を生
じていた。ここで、信号点数は64値である例を考え
る。
【0014】加算器193cにおいては、モジュロプリ
コーダ193に入力されるデータと、プリコーダタップ
193bに格納された値との差分が取られ、その結果が
モジュロ判定回路193aに対して出力される。ここ
で、64値の信号点をベクトル平面上に配置すると8×
8状に配置できるため、「限界枠」を+/−16に設定
する。
【0015】図21(a)は64値の信号点配置の様子
を示し、図21(b)は限界枠の設定の様子を示してい
る。ここで、図21(a)の小さな四角形の4区画(
〜参照)内には、それぞれ16値の信号点が配置され
ているものとする。また、図21(b)に図示される外
側の区画のかっこ内の数字〔(1)〜(4)参照〕は、
内側の4つの領域(あるいは図21(a)の4つの領
域)の丸付き数字(〜参照)に対応しており、これ
ら外側の領域が、モジュロ操作の結果図21(a)の対
応する領域からシフトされていることを示している。
【0016】図21(a)では、信号点が配置されるの
は+/−8の範囲である。つまり、信号の最大値は+/
−8となる。モジュロプリコーダ193では入力データ
とプリコーダタップ値との差分が取られるが、この値が
+/−16(信号点が配置される範囲の/倍)を越える
かどうかが判定され、差分値が+/−16を越える場合
にはその結果に対してモジュロ操作が加えられる。
【0017】モジュロプリコーダ193出力はPRフィ
ルタ171に入力され、PRフィルタ171では、モジ
ュロプリコーダ193出力と前回モジュロプリコーダ1
93から出力されたフィルタタップに格納された値との
和分をとる。ここで、例えばプリコーダタップ値が−1
6の場合を考える。モジュロプリコーダタップ193b
への入力が−7であった場合、モジュロプリコーダ出力
は、 −7−(−16)=+9 となる。プリコーダタップ値とPRフィルタタップ17
1aに格納されている値とは同じであるため、PRフィ
ルタ171の出力は、 +9+(−16)=−7 となり、モジュロプリコーダタップ193bに入力した
値と同じ値が得られる。
【0018】これに対し、プリコーダ193入力が+1
の場合には、プリコーダタップ値と入力値との差分は、 +1−(−16)=+17 となり、限界枠の範囲を越えてしまう。このため、この
場合にはモジュロ操作を行ない、プリコーダからは+1
7から16が差し引かれた値+1が出力される。
【0019】このプリコーダ出力がPRフィルタタップ
値の−16と加算されると、その結果は、 +1+(−16)=−15 となってしまう。これは、プリコーダ入力(+1)とは
違う値である。このように、プリコーダタップ値がプリ
コーダの限界枠を越えてしまった場合には、モジュロ操
作を行ない、新たなプリコーダタップ値の減少を図って
いる。モジュロ操作を行なわない場合には、プリコーダ
タップ値が次第に大きくなり、プリコーダタップ値が発
散してしまう可能性があるため、このようなモジュロ操
作は必要となる。
【0020】しかし、PRフィルタ171出力がモジュ
ロ操作によってシフトした分だけシフトした形で出力さ
れてしまい、以上ピーク信号点が発生する。そこで、本
出願人はモジュロ操作による欠点を解消したプリコーダ
に関する技術を発明した(特開平7−273827号公
報)。ここでは、図22に示されるように限界枠を円形
としている。
【0021】ベクトル平面上での原点からの距離は、信
号のパワーの大きさに対応しているが、図21に示され
るように限界枠を四角形にしてしまうと四隅の部分の信
号点パワーが他のものと比較して大きなものとなってし
まう。信号点のパワーはS/N比に影響を与えられるた
め、できるだけ信号点のパワーを均一にすることが望ま
れる。図22に図示された限界枠は円形であるため、信
号点パワーの最大ピーク値は均一となる。
【0022】さらに、上記の技術では、もとの信号点
(オリジナル信号点)に対して複数の信号点をセットに
して設定して、プリコーダ出力が限界枠を越える可能性
がある場合には、オリジナル信号点に加えて付加された
信号点についてもプリコーダタップコーダ処理を実行し
て、これらの信号点のうち信号点パワーが最小となるも
の(ベクトル平面の原点に最も近いもの)を選択して出
力する構成をとっている。
【0023】例えば、図22の場合にはオリジナル信号
点Aに対してB,Cの2点の信号点を追加して発生させ
ている。図22において、221はオリジナル信号点が
配置される領域を示し、222は円形の限界枠を示して
いる。追加発生される信号点は、オリジナル信号点が配
置される領域の外側に設定される。信号点A〜Cは、互
いに120度の間隔で配置されている。しかし、信号点
は量子化されたものであるため、3点の信号点を丁度1
20度で配置することが難しい場合もある。このような
ときには、なるべく120°に近い角度となるようにさ
れる。
【0024】図23は、プリコーダタップ値が円形の限
界枠上に位置した場合を図示したものである。図23に
おいて、231は限界枠を示している。S1〜S8は、
それぞれ限界枠上に配置された8種類の信号点(プリコ
ーダタップ値)を示している。また、それぞれの信号点
の上には、図22に図示された3点の信号点が重畳され
ている。3点の信号点の原点(図22参照)は、限界枠
上に配置された信号点に重ねられている。図23の信号
点A〜Cはそれぞれ今回プリコーダから出力される信号
点の候補となる。
【0025】ここで、3つの信号点候補の中から限界枠
の内側に配置されたものを選択することによって、プリ
コーダタップ値が限界枠を越えてしまい、例えば前述の
モジュロ操作の際に発生する問題点を防止することがで
きる。また、限界枠の内側に配置されている信号点のう
ち最も原点に近い信号点を選択することによって、送信
される信号点のパワーが最小なものを選ぶことができ、
送信信号のS/N比を向上させることができる。
【0026】オリジナル信号点に対して追加発生される
信号点の数は、2点ではなくてもよく、例えば1点(オ
リジナル信号点と合わせて2点),3点(オリジナル信
号点合わせて4点)などとしてもよい。ただし、信号点
の数が2点の場合には、両信号点の角度は180°とな
ってしまうため、プリコーダタップ値の限界枠上の位置
によってはどちらの信号点も限界枠の外側となってしま
う可能性がある。複数の信号点の間隔が120°以下で
あれば、プリコーダタップ値が限界枠のどの位置にあっ
ても、少なくとも1点は信号点が限界枠内に入る。従っ
て、信号点の合計値は3点以上であることが望ましい。
【0027】ここで、各信号点に関する情報(ベクトル
平面上の座標)はROMに格納される方法が考えられる
が、合計信号点数が多くなると、ROMに格納すべき信
号点数が多くなる。そのため、オリジナル信号点と追加
信号点とを合わせた信号点の数はできるだけ少ないこと
が望ましい。そのため、オリジナル信号点+追加信号点
の数は3点とすることが最も望ましい。
【0028】図24は、上述の如き3つの信号点候補A
〜Cの中から限界枠の内側に配置されたものを選択し
て、選択された信号点を用いてプリコーダ処理を行なう
プリコーダ装置240の等化回路の一例を示す図面であ
る。図において太実線はベクトル信号を示し、細実線は
スカラー信号を示す。二乗回路242,243,24
4,245,246,247,248からの出力はスカ
ラー信号であり、それ以外は基本的にベクトル信号が出
力されている。
【0029】複数信号点発生回路241は、信号点Aを
示す入力データに応じて、図22に図示された信号点
B,Cを発生する。複数信号点発生回路241はROM
により構成されており、信号点Aの情報をアドレスとし
て、一義的に定められる信号点B,Cを出力する。信号
点Aの情報は二乗回路242,243に入力され、二乗
されて信号点のパワー(ベクトル平面の原点からの位
置)が求められる。続いて、加算器252,253によ
って基準値TH1,TH2と比較され、その結果がオリ
ジナル信号点領域判定回路256に供給される。
【0030】オリジナル信号点領域判定回路256は、
加算器252,253からの値に応じて、オリジナル信
号点Aがベクトル平面上のどの領域内にあるかを判定す
る。図25は、ベクトル平面を示す図面である。図25
に図示されるように、ベクトル平面は1,2,3の3つ
の領域に分割されている。ここでは、オリジナル信号点
が含まれる領域に応じて、オリジナル信号点Aをそのま
ま出力するか、あるいはA,B,Cの3点の信号点から
いずれかを選択するかを選んでいる。オリジナル信号点
が内側の1の領域にある場合には、プリコーダ出力は限
界枠を越えないと考えられるため、オリジナル信号をそ
のまま出力しても構わない。また、オリジナル信号点が
外側の領域3に含まれる場合には、プリコーダ出力が限
界枠を越えることが見込まれるため、3点の信号点の中
から一番パワーが小さい信号点を選択する。
【0031】また、オリジナル信号点が領域2に含まれ
ている場合には、プリコーダタップ値に値によって限界
枠を越えるか越えないかが定まるため、プリコーダタッ
プ値に応じて信号点選択の処理を切り替える。図25に
おける基準値TH1は領域1と領域2との境界に相当す
る値で、基準値TH2は領域2と領域3との境界に相当
する値である。加算器252,253出力の大小に応じ
て、オリジナル信号点領域判定回路256はオリジナル
信号点が図25のどの領域に入っているのかを判定す
る。
【0032】260はプリコーダタップであり、加算器
261から出力される値を格納するのである。プリコー
ダタップ260の出力は、加算器261に与えられえる
とともに、二乗回路244,245,加算器249,2
50並びに251に供給される。二乗回路244,24
5は、それぞれプリコーダタップ値を二乗して、プリコ
ーダタップ値のパワー(原点からの距離)を求める。二
乗回路244,245出力は加算器254,255に供
給され、それぞれ基準値TH3,TH4と比較される。
【0033】基準値TH3,TH4はそれぞれ図25の
プリコーダタップ平面の領域a,b,cを切りわける値
となっている。プリコーダでは、オリジナル信号点を出
力するか、3点の信号点から1つを選択するかを切り替
える(図25の表参照)。加算器249,250,25
1には、それぞれプリコーダタップ値とともに信号点
A,B,Cが入力され、プリコーダタップ値と各信号点
との差分が取られる。続いて、加算器出力はそれぞれ二
乗回路246,247,248に与えられ、プリコーダ
タップ値と信号点との差分結果のパワーが算出される。
パワー最小信号点選択回路259は、プリコーダタップ
値と信号点の差分結果が最もベクトル平面の原点に近い
ものを選択し、その結果を出力する。
【0034】ABC最適値選択回路258は、信号点
A,B,C,オジリナル信号点領域判定回路256,プ
リコーダタップ値領域判定回路257,パワー最小信号
点選択回路259のそれぞれの出力を受け、3点の信号
点A,B,Cの中から各条件に最適な信号点を選びだ
し、その結果を加算器261に出力する。
【0035】
【発明が解決しようとする課題】ここで、前述のプリコ
ーダ処理はDSPにより行なわれているが、伝送速度が
28.8kbps、ボーレートが3.3kbauのモデ
ムの場合を例に取ると、その処理サイクル数は1ボーレ
ート当たり1000サイクルとなっていた。しかし、近
年画像情報の伝送を行なうモデムが望まれており、例え
ば伝送速度が1.5Mbps、ボーレートが192kb
auというモデムも考え出されている。このようなモデ
ムに対し上述の28.8kbpsのモデムに使用される
ものと同じDSPを適用すると、1ボーレート当たりの
プリコーダ処理に使用できるサイクル数は50サイクル
程度となってしまう。
【0036】このような伝送速度が1.5Mbps、ボ
ーレートが192kbauで通信可能なモデムにおいて
は、DSPによる1ボーレート当たりの全体のサイクル
数は精々180サイクル程度となるので、上述のごとき
プリコード処理を行なうために50/180という非常
に大きな割合の処理をプリコーダ処理が占有してしまう
ことになり、処理負荷が重くなるほかプリコーダ処理そ
のものに全く余裕がない。
【0037】そして、このような伝送速度が1.5Mb
psのモデムは高速な信号の処理を行なわなければなら
ないため、その他の処理についても処理サイクル数が必
要となり、多くの処理を短時間で行なうためにはモデム
内に多数のDSPを設ける必要があり、高速処理可能な
モデムの実現性が低かった。本発明は、このような課題
に鑑み創案されたもので、DSP処理のサイクル数を減
少させて、従来と同程度のプリコーダ処理を実現できる
ようにした、判定方法及びプリコーダ装置を提供するこ
とを目的とする。
【0038】また、本発明はプリコーダ判定面を有効的
なものとすることによって、更にプリコーダ処理に要す
るサイクル数を減少させることがきるようにした、判定
方法及びプリコーダ装置を提供することを目的とする。
【0039】
【課題を解決するための手段】このため、本発明の判定
方法は、入力された信号点がベクトル平面のどの位置に
配置されているかを判定する判定方法であって、入力さ
れた信号点が、位相方向に複数の領域に分割されたベク
トル平面のどの位置に配置されているかを判定する判定
ステップと、判定ステップで判定された該ベクトル平面
の領域に対応する代表点座標を示す信号を出力する信号
出力ステップとからなることを特徴とている(請求項
1)。また、その判定ステップは、1タイミング前の出
力信号の振幅が所定レベルよりも大きい場合には、入力
された信号が、位相方向に複数の領域に分割されたベク
トル平面のどの位置に配置されているかを判定する一
方、1タイミング前の出力信号の振幅が所定レベルより
も小さい場合には、入力された信号が、格子状に複数の
領域に分割されたベクトル平面のどの位置に配置されて
いるかを判定するように構成することができる(請求項
12)。
【0040】また、本発明のプリコーダ装置は、プリコ
ーダ加算器とプリコーダタップとを有し、入力された信
号点と、該プリコーダタップに格納されたプリコーダタ
ップ値との差分を該プリコーダ加算器でとり、差分結果
を出力するとともに該プリコーダタップに格納するプリ
コーダ装置において、入力した信号点に対応した複数の
信号点を発生する複数信号点発生部と、該複数の信号点
の中から最適な信号点を選択して該プリコーダ加算器に
供給する信号点選択部と、該プリコーダタップ値が入力
され、該プリコーダタップ値のベクトル平面上の位置を
判定し、位置情報を出力する位置情報判定部と、該複数
の信号点と該位置情報とが入力され、該位置情報と該複
数の信号点の座標値との差分をとり、その結果を出力す
る差分手段と、該差分手段からの出力に応じて、該差分
の結果信号の振幅が最小となる信号点を選択し、その結
果を該信号点選択部に通知する最小点選択部とを有し、
該信号点選択部は該最小点選択部により選択された信号
点を該プリコーダ加算器に供給するとともに、該位置情
報判定部は、ベクトル平面をその位相方向に複数の領域
に分割した判定面を用いて該プリコーダタップ値が配置
されたベクトル平面状の位置を判定し、該差分手段に対
して該プリコーダタップ値が配置されるベクトル領域平
面を代表する代表点の座標を示す信号を出力することを
特徴としている(請求項2)。
【0041】さらに、本発明のプリコーダ装置は、プリ
コーダ加算器とプリコーダタップとを有し、入力された
信号点と、該プリコーダタップに格納されたプリコーダ
タップ値との差分を該プリコーダ加算器でとり、差分結
果を出力するとともに該プリコーダタップに格納すると
ともに、外部より入力した信号点に対応した複数の信号
点を発生する複数信号点発生部と、該複数の信号点の中
から最適な信号点を選択して該プリコーダ加算器に供給
する信号点選択部と、該プリコーダタップ値が入力さ
れ、該プリコーダタップ値のベクトル平面上の位置を判
定し、位置情報を出力する位置情報判定部と、該複数の
信号点と該位置情報とが入力され、該位置情報と該複数
の信号点の座標値との差分をとり、その結果を出力する
差分手段と、該差分手段からの出力に応じて、該差分の
結果信号の振幅が最小となる信号点を選択し、その結果
を該信号点選択部に通知する最小点選択部とを有し、少
なくとも該加算器並びに該プリコーダタップをディジタ
ルシグナルプロセッサ内に設けるとともに、少なくとも
該複数信号点発生部,信号点選択部,差分手段並びに最
小点選択部がリードオンリーメモリにより構成され、該
外部より入力した信号点と、該位置情報判定部より受信
した位置情報とをアドレスとして、最適信号点を出力す
るように構成されている(請求項3)。
【0042】また、本発明のプリコーダ装置は、入力信
号点と、1タイミング前の出力信号との差分を演算して
出力するプリコーダを有するプリコーダ装置であって、
該1タイミング前の出力信号について、位相方向に複数
の領域に分割されたベクトル平面のどの位置に配置され
ているかを判定する位置情報判定部と、該位相情報判定
部からの判定結果と、外部から入力された信号点とをア
ドレスとして、該外部から入力された信号点に対応して
発生された複数の信号点のうちのいずれかを出力する信
号点選択用メモリとをそなえて構成されたことを特徴と
している(請求項4)。
【0043】この場合においては、該信号点選択用メモ
リを、該外部から入力された信号点に対応して、複数の
信号点に関するベクトル情報を記憶し、該外部から入力
された信号点をアドレスとして、該複数の信号点に関す
るベクトル情報を出力するベクトル情報記憶部と、該ベ
クトル情報記憶部からの複数の信号点に関するベクトル
情報と、該位置情報判定部からの判定結果とに対応し
て、該判定結果と該複数の信号点のベクトル情報との差
分に関する情報を記憶し、上記の複数の信号点に関する
ベクトル情報と判定結果とをアドレスとして、該判定結
果と該複数の信号点のベクトル情報との差分に関する情
報を出力する差分情報記憶部と、該差分情報記憶部から
の差分情報に対応して、該差分情報が最小となる信号点
に関する情報を記憶し、該差分情報をアドレスとして、
該差分情報が最小となる信号点に関する情報を出力する
最小点情報記憶部と、該最小点情報記憶部からの該差分
情報が最小となる信号点に関する情報と、該ベクトル情
報記憶部からの複数の信号点に関するベクトル情報とに
対応して、該プリコーダにおける該入力信号点として選
択すべき最適な信号点に関する情報を記憶し、該差分情
報が最小となる信号点に関する情報と、該複数の信号点
に関するベクトル情報とをアドレスとして、該プリコー
ダにおける該入力信号点として選択すべき最適な信号点
に関する情報を出力する最適信号点記憶部とをそなえて
構成することができる(請求項5)。
【0044】さらに、該最適信号点記憶部から出力され
る該最適な信号点に関する情報を、ベクトル情報を構成
する実数成分と虚数成分とからなるビット情報により構
成することができるほか(請求項9)、該最適信号点記
憶部からのビット情報を、実数成分のビット情報と虚数
成分のビット情報とに分割する分割部を、該プリコーダ
の前段に設けることもできる(請求項10)。この場合
においては、上記の分割部及びプリコーダを、ディジタ
ルシグナルプロセッサにより構成することができる(請
求項11)。
【0045】さらに、本発明のプリコーダ装置において
は、該位置情報判定部を、該1タイミング前の出力信号
に対応して、ベクトル平面のどの位置に配置されている
かの判定情報を記憶し、該1タイミング前の出力信号を
アドレスとして、該1タイミング前の出力信号が該ベク
トル平面のどの位置に配置されているかの判定情報を出
力する判定情報メモリにより構成することができる(請
求項6)。
【0046】この場合においては、該判定情報メモリ
を、該1タイミング前の出力信号の振幅が所定レベルよ
りも大きい場合には、位相方向に複数の領域に分割され
たベクトル平面のどの位置に配置されているかの判定情
報を記憶する一方、該1タイミング前の出力信号の振幅
が所定レベルよりも小さい場合には、格子状に複数の領
域に分割されたベクトル平面のどの位置に配置されてい
るかの判定情報を記憶するように構成することもできる
(請求項7)。
【0047】また、本発明のプリコーダ装置は、該判定
情報が、該1タイミング前の出力信号の情報量よりも少
ない情報量となるように構成されたことを特徴としてい
る(請求項8)。
【0048】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図1は本発明の一実施形態にかか
るプリコーダ装置の構成を示す図である。図1における
プリコーダ装置は、例えば1.5Mbps程度の伝送速
度を有するモデムの送信部に設けられており、プリコー
ダ装置出力は前述のPRフィルタ171等に対して供給
される。
【0049】図において、11,12はROMであり、
13はディジタルシグナルプロセッサ(DSP)であ
る。また、ROM11は、信号点発生部11a,ABC
選択部11b,簡易プリコーダ11c,最小点選択部1
1dとしての機能が組み込まれており、全て入力される
信号をアドレス情報として対応する信号を出力するよう
になっている。
【0050】DSP13には上位下位分割部13aとプ
リコーダ13bとがそなえられている。また、ROM1
2には位置情報判定部12aがそなえられている。図1
の信号経路において、細線はスカラー信号を、太線はベ
クトル信号をそれぞれ示している。次に図1に図示され
るプリコーダ13bの動作について説明する。
【0051】ROM11には、8ビットの信号が入力さ
れる。信号点発生部11aは入力信号に対応するオリジ
ナル信号点(A点)と、A点に対応して追加発生される
2点の信号点(B点,C点)を出力するものである。前
述の通り信号点発生部11aはROM11上に設定され
たものであり、入力信号の値に対応する3点の信号点の
ベクトル平面上の座標値とを格納している。従って、信
号点発生部11aは、入力信号をアドレスとして3点の
信号点(A〜C)の情報(座標値)を出力するようにな
っている。
【0052】換言すれば、信号点発生部11aは、外部
から入力された信号点に対応して、複数の信号点に関す
るベクトル情報を記憶し、外部から入力された信号点を
アドレスとして、複数の信号点に関するベクトル情報を
出力するベクトル情報記憶部としての機能を有してい
る。ABC選択部11bは、後述する最小点選択部11
dからの選択情報をアドレス情報として、信号点発生部
11aから出力された3点の信号点の1点を選択して、
DSP13に対して出力するものである。
【0053】換言すれば、ABC選択部11bは、最小
点選択部11dからの差分情報が最小となる信号点に関
する情報と、信号点発生部11aからの複数の信号点に
関するベクトル情報とに対応して、プリコーダ13bに
おける入力信号点として選択すべき最適な信号点に関す
る情報を記憶し、差分情報が最小となる信号点に関する
情報と、複数の信号点に関するベクトル情報とをアドレ
スとして、プリコーダ13bにおける入力信号点として
選択すべき最適な信号点に関する情報を出力する最適信
号点記憶部としての機能を有している。
【0054】ここで、信号点発生部11aから出力され
る信号点情報は実数成分,虚数成分それぞれ8ビットの
情報であるが、ABC選択部11bからは2つの情報を
合わせた16ビットの信号として出力される。この16
ビットの信号は、上位を実数成分の8ビット,下位を虚
数成分の8ビットとする。即ち、ABC選択部11bか
ら出力される最適な信号点に関する情報が、ベクトル情
報を構成する実数成分と虚数成分とが合成されたビット
情報からなるのである。
【0055】このように信号点情報をひとまとめにして
DSP13に対して出力するため、ROM11とDSP
13との間は1本の信号点のみで接続されていればよ
い。また、DSP13はABC選択部11bから受信し
た16ビットの信号を上位8ビット(実数成分ビット)
と下位8ビット(虚数成分ビット)とに分割する上位下
位分割部13aと、上位下位分割部13aにて分割され
た8ビットずつの信号についてプリコーダ処理を施すプ
リコーダ13bとをそなえている。
【0056】即ち、プリコーダ13bの前段に設けられ
た上位下位分割部13aには、ABC選択部11bから
のビット情報(例えば16ビット)を、実数成分のビッ
ト情報と虚数成分のビット情報とに分割する分割部とし
ての機能がある。ここで、プリコーダ13bにおいて
は、加算器32aとプリコーダタップ32bとがそなえ
られている。加算器32aはプリコーダタップ32bか
らのプリコーダタップ値と上位下位分割部13aから入
力される信号との差分をとるものであり、プリコーダタ
ップ32bは、加算器32aから出力された差分結果を
格納するもので、1タイミング後に格納された値を出力
するようになっている。
【0057】加算器32aによる差分値(プリコーダ処
理結果)は、プリコーダ13b出力(プリコーダ装置出
力)PRCOX、PRCOYとして出力される。ここ
で、PRCOXは実数成分、PRCOYは虚数成分であ
る。また、プリコーダタップ32bの出力はROM12
の位置情報判定部12aにも供給されるようになってい
る。
【0058】ここで、位置情報判定部12aには、プリ
コーダタップ値、つまり1タイミング前に出力されたプ
リコーダ13b出力が与えられる。プリコーダタップ値
は信号点の座標値を示す情報であり、位置情報判定部1
2aはプリコーダタップ値をアドレス情報としてプリコ
ーダ出力のベクトル座標面での位置を判定するようにな
っている。そして、位置情報判定部12aにより判定さ
れたプリコーダタップ値の位置を示す情報が、簡易プリ
コーダ11cに対して与えられる。
【0059】即ち、位置情報判定部12aは、プリコー
ダタップ32bからの1タイミング前の出力信号につい
て、ベクトル平面のどの位置に配置されているかを判定
するようになっている。換言すれば、位置情報判定部1
2aが、1タイミング前の出力信号に対応して、ベクト
ル平面のどの位置に配置されているかの判定情報を記憶
し、1タイミング前の出力信号をアドレスとして、1タ
イミング前の出力信号が位相方向に複数の領域に分割さ
れたベクトル平面のどの位置に配置されているかの判定
情報を出力する判定情報メモリにより構成されている。
【0060】なお、後述するように、位置情報判定部1
2aにより判定されたプリコーダタップ値の位置を示す
情報は、もとの8ビットのベクトル情報に比して4ビッ
トの情報に圧縮されて出力されるようになっている。即
ち、位置情報判定部12aからの判定情報は、1タイミ
ング前の出力信号の情報量よりも少ない情報量としてい
る。
【0061】さらに、差分手段としての簡易プリコーダ
11cは、位置情報判定部12aより与えられた位置情
報(座標値)と、信号点発生部11aより発生された3
点の信号点A〜Cの座標値とをアドレス情報として、こ
れらの信号点A〜Cと位置情報判定部12aからの位置
情報との差分に関する情報を保持するものである。即
ち、簡易プリコーダ11cは、位置情報判定部12aよ
り供給される位置情報と信号点発生部11aより与えら
れる3点の信号点情報とをアドレス情報として、これら
の情報の差分に関する情報を出力することにより、簡易
的なプリコードの処理を行なうものである。
【0062】換言すれば、簡易プリコーダ11cにおい
ては、位置情報判定部12aより与えられた位置情報
(座標値)と、信号点発生部11aより発生された3点
の信号点の座標値のそれぞれの差分をとり、最小点選択
部11dにその結果を出力する機能を、ROM(Read On
ly Memory)にて実現するようになっている。位置情報判
定部12aより与えられる位置情報はプリコーダタップ
値の正確な座標値ではないが、大まかな位置を把握する
にはこれで充分である。
【0063】従って、上述の簡易プリコーダ11cは、
信号点発生部11aからの複数の信号点に関するベクト
ル情報と、位置情報判定部12aからの判定結果とに対
応して、判定結果と複数の信号点のベクトル情報との差
分に関する情報を記憶し、複数の信号点に関するベクト
ル情報と判定結果とをアドレスとして、判定結果と複数
の信号点のベクトル情報との差分に関する情報を出力す
る差分情報記憶部として機能するようになっている。
【0064】また、最小点選択部11dは、簡易プリコ
ーダ11cからの3つの出力値をアドレス情報として、
信号点発生部11aにて発生された3つの信号点A〜C
と1タイミング前のプリコーダ出力の判定情報との差分
結果の信号点パワーが最小となる信号点に関する情報を
保持するものである。即ち、最小点選択部11dには、
最小点選択部11dからの差分情報に対応して、差分情
報が最小となる信号点に関する情報を記憶し、差分情報
をアドレスとして、差分情報が最小となる信号点に関す
る情報を出力する最小点情報記憶部しての機能がある。
【0065】換言すれば、最小点選択部11dでは、簡
易プリコーダ11cからの3つの出力に基づいて、位置
情報判定部12aにより示される座標値と各信号点A〜
Cとの差分結果のうち、どの差分結果が最も信号点パワ
ーが最小となるか、つまりベクトル平面の原点に近いか
を判定し、その結果をABC選択部11bに供給する機
能を、ROM(Read Only Memory)にて実現するようにな
っている。
【0066】これにより、ABC選択部11bは、最小
点選択部11dの判定結果に基づいて、信号点発生部1
1aが発生した3点の信号点のうち、差分結果が最もベ
クトル平面の原点に近くなる信号点を選択し、この信号
点座標を示す16ビットの信号を上位下位分割部に対し
て出力する。換言すれば、ROM11は、ROM12か
らの判定結果と、外部から入力された信号点とをアドレ
スとして、外部から入力された信号点に対応して発生さ
れた複数の信号点のうちのいずれかを出力する信号点選
択用メモリとしての機能するようになっている。
【0067】図2は位置情報判定部12aによるプリコ
ーダ平面の位置判定のための1手法を説明する図であ
る。図2において、21は限界枠を示している。図2に
おいては、プリコーダ平面は格子上に分割されており、
位置情報判定部12aに入力されるプリコーダタップ値
に基づいて、プリコーダタップ値がリコーダ平面のどの
位置にあるものなのかを判定するようになっている。上
述したように、位置情報判定部12aはROM12で構
成されており、プリコーダタップ値をアドレスとして位
置情報を出力する。
【0068】ここで、図2のようにプリコーダ平面を分
割することは、プリコーダタップ値の位置を判定する上
では望ましい分割方法である。しかし、ROM12に格
納すべき情報量が多くなりすぎてしまい、また位置情報
のビット数を増大させる結果となる。位置情報判定部1
2aからの出力は、図2の分割された領域を示す情報で
あるため、例えばプリコーダ平面がn×nの領域に分割
されている場合には位置情報はnビット必要となる。プ
リコーダタップ値が配置されている位置をより正確に知
るためには、ベクトル平面の分割を細かくする必要があ
るが、位置情報のビット数が大きくなりすぎてしまう。
【0069】また、ROM11に対しては、位置情報と
ともに8ビットの情報が供給されているため、位置情報
のビット数が増えすぎてしまうとROMの規模が大きく
なってしまうという問題が生じる可能性がある。そのた
め、プリコーダ平面を格子上に分割することは、ROM
1の規模を考えると不利となる。図3は上記の問題を解
決するためのプリコーダ平面の分割方法を示した図面で
ある。図3の場合には、プリコーダ平面をその位相方向
に16分割しており、一つの領域はそれぞれ22.5°
となっている。それぞれの分割された領域には代表点が
1つずつ与えられている。図中30〜3Fはそれぞれ代
表点である。図3では、代表点はそれぞれベクトル平面
の原点からの距離が等しい位置(図中円3aの円周上)
に配置されており、またそれぞれの判定領域の角度中心
(12.25°の位置)に置かれている。
【0070】位置情報判定部12aは、入力するプリコ
ーダタップ値が16分割された領域のうちどの領域に配
置されているのかを判定し、対応する領域の代表点を簡
易プリコーダ11cに対して出力する。ここで、図1の
場合には位置情報判定部12aはROM12で構成され
ており、位置情報判定部12aには入力するプリコーダ
タップ値に対応した代表点座標が格納されている。
【0071】そのため、位置情報判定部12aはプリコ
ーダタップ値をアドレスとして対応する代表点を検索し
て、これを簡易プリコーダ11cに対して通知してお
り、位置情報判定部12aをROMなどで構成した場合
にはプリコーダタップ値の位置判定は実質的には行なわ
れない。ここで、代表点数は図3の場合16点であるた
め、簡易プリコーダ11cに対して出力される位置情報
は4ビットでよい。
【0072】上述の構成により、本発明の一実施形態に
かかるプリコーダ装置では、ROM11においては、位
置情報判定部12aからの判定結果(4ビット)と、外
部から入力された信号点(8ビット)とをアドレスとし
て、外部から入力された信号点に対応して発生された複
数の信号点のうちの最適な信号点(プリコーダ処理を行
なっても限界値を超えない値を出力することができる値
を有する信号点)を16ビットのビット情報として出力
する。
【0073】また、上位下位分割部13aにおいては、
上位8ビット(実数成分)と下位8ビット(虚数成分)
とを分割し、この分割された信号を入力信号として、プ
リコーダ13bにてプリコーダ処理を行ない、1タイミ
ング前の出力信号との差分を演算して出力する。さら
に、位置情報判定部12aにおいては、プリコーダタッ
プ32bから入力された信号点が、位相方向に複数の領
域に分割されたベクトル平面のどの位置に配置されてい
るかを判定し、判定されたベクトル平面の領域に対応す
る代表点座標を示す信号を判定結果(4ビット)として
ROM11に出力する。
【0074】ところで、位置情報判定部12aにおいて
は、図3に示すような位相方向に分割されたプリコーダ
平面に対応する代表点座標について格納しておくだけで
充分となる理由について説明する。図4は位相平面方向
に分割されたプリコーダ平面を図示したものである。図
において、41は限界枠であり、42,43,44はい
ずれもプリコーダタップ値に対応する代表点であり、図
4においては、代表点42〜44に、それぞれ信号点発
生部11aより発生した3点の信号点を重ね合わせたも
のが図示されている。
【0075】このうち、代表点42,43はそれぞれ限
界枠上に位置したものであり、両者はプリコーダタップ
値の位相が異なっている点を除いては同一条件となって
いる。また、代表点44は代表点42と同一位相である
が、両者の振幅方向の位置が異なったものであり、代表
点44は代表点42をプリコーダ平面の内側にシフトさ
せたものとなっている。なお、比較のため条件を等しく
するために、42〜44でプリコーダタップ値に重ね合
わされている信号点A〜Cは、いずれも同じ信号点であ
るとする。
【0076】ここで、代表点42と代表点43を比較す
ると、代表点42の場合には信号点Cが限界枠の内側に
入っており、その他の信号点A,Bは限界枠の外側に位
置している。そのために、代表点42の場合には信号点
Cが最も原点に近いことがわかる。これに対し、代表点
43の場合には信号点Bが限界枠の内側に入っており、
これ以外の信号点A,Cは限界枠の外側に位置してい
る。従って、代表点43の場合には信号点Bが最も原点
に近い信号点となる。
【0077】即ち、代表点42,43を比較すればわか
る通り、プリコーダタップ値の位相方向の位置が異なる
場合には、パワーが最小となる信号点は異なるものとな
る。一方、代表点44に重ね合わされた信号点は、3点
ともに限界枠内に収められている。しかし3点の信号点
の原点からの距離を比較すると、信号点Aが最も原点よ
り遠く、信号点Cが最も原点に近いことがわかる。42
と44とを比較すると、原点に最も近い信号点は互いに
信号点Cであり、振幅方向のプリコーダタップ値の移動
は最も小さい信号点を選択する上では全く影響を与えな
い。
【0078】このような理由により、本実施形態では図
3に示されるようにプリコーダ平面を位相方向に分割
し、その代表点を簡易プリコーダ11cに対して供給す
るようにしている。さらに、代表点の数は領域の数と等
しいため、プリコーダ平面を格子上に分割してそれぞれ
の格子を代表する点(例えば格子領域の中心)を位置情
報として与える場合(図2参照)よりも、位置情報のビ
ット数ははるかに少なくて済む。
【0079】なお、プリコーダタップ値が位相方向に移
動しても、その移動量が例えば図3の16分割された領
域の範囲内であれば、最も原点に近い信号点の関係は変
わらないため、プリコーダ平面はそれほど細かく分割す
る必要はない。また、プリコーダ平面を設定する場合、
プリコーダ内ではディジタル値で処理が行なわれるため
に信号点等も量子化されている。そのため、プリコーダ
内に設定されるプリコーダ平面は、実際には図3のよう
に直線により分割されることはなく、図5に示す2つの
円51,52により囲まれた領域(「0」〜「F」参
照)に示すように近似的に位相方向に分割された形とな
る。
【0080】なお、この図5に示す判定面においては、
原点近傍の領域については格子状に分割された領域で判
定を行なうようになっており、これにより、後述するよ
うに、全域において位相方向に分割された判定面におい
て判定を行なうよりも、判定精度を高めることができ、
ひいてはROM11における最適点の選択精度について
も向上させることができる。
【0081】上述したように、位置情報判定部12aに
おいては、上述の図5に示す判定面での判定を、ROM
12に対する読み出しアクセスにより行なっており、こ
れによりプリコーダタップ32bから出力される信号を
アドレス情報として判定結果を出力することができるよ
うになっている。換言すれば、判定情報メモリとしての
位置情報判定部12aは、1タイミング前の出力信号の
振幅が所定レベル(例えば円52の半径)よりも大きい
場合には、位相方向に複数の領域に分割されたベクトル
平面(「0」〜「F」参照)のどの位置に配置されてい
るかの判定情報を記憶する一方、1タイミング前の出力
信号の振幅が所定レベル(例えば円52の半径)よりも
小さい場合には、格子状に複数の領域に分割されたベク
トル平面のどの位置に配置されているかの判定情報を記
憶することができる。
【0082】なお、図5で点線で示される格子のそれぞ
れは量子化単位であり、この図5に示すプリコーダ平面
においては、オリジナルの信号点が配置される円52内
の領域では、格子上に分割してそれぞれの格子を代表す
る点(例えば格子領域の中心)を位置情報として与える
ようになっている。また、外側の円51はプリコーダの
円形限界枠であり、内側の円52はオリジナルの信号点
が配置される領域を示している。また、図5で実線で表
されている部分は、プリコーダ平面を位相方向に分割す
る分割線である。各領域の代表点53は、限界枠51上
に配置されている。
【0083】図5の場合には、プリコーダ平面は「0」
〜「F」の16個の領域に分割されている。それぞれの
領域は、円内を直線によって位相方向に16分割された
領域を近似的に表している。また、内側の16個の格子
は、外側の格子とは異なる要領によって分割されてい
る。さらに、代表点53は図中の黒丸で示しているが、
例えばその代表点53が属している格子の中心座標が代
表点の座標として出力される。そのため、実際の代表点
と判定の結果出力されている代表点座標とには角度の誤
差が生じることになる。
【0084】図6(a)に示すように、プリコーダタッ
プ値が原点より離れている場合には、タップ値がどの領
域に入っているのかが確認しやすく、またどの信号点が
最も原点に近いのかも確認しやすい。特にタップ値が限
界枠付近にある場合には、限界枠内に入っている信号点
と枠外にある信号点とが明確に分けられるため、最小信
号点の判定はより行ないやすい。
【0085】これに対して、図6(b)に示すように、
タップ値が原点に近くなってくると、どの信号点A〜C
も限界枠内に入ってくるため、どの信号点A〜Cが最も
原点に近いのかを判別しにくくなる。特に、プリコーダ
平面の内側の領域にある信号点BとCとについては、ど
ちらがより原点に近いのかを判別しにくいことがある。
そのため、図5の判定面では、より原点に近い領域につ
いては格子単位で判定面を設定し、プリコーダタップ値
の領域判定の精度を高くできるようにしている。
【0086】ここで、オリジナルの信号点が配置される
領域の大きさ(信号点の最大ピーク値に相当)と、プリ
コーダの限界枠の大きさの関係について説明する。前述
したように、プリコーダは、プリコーダタップ値として
の過去に出力した信号bk (=bk-1 )の極性を反転さ
せて、オリジナル信号点ak と加算した結果bk =ak
−bk-1 を次の出力信号として出力するようになってい
る。
【0087】プリコーダの限界枠の大きさを、図7
(a)示されるように信号点のピーク値に比較して大き
いものとする。即ち、限界枠71の判定は、各信号点の
原点からの距離bk が大きくなっている。図7(a)に
図示される信号点は、その振幅が最大値となっている例
である。また、限界枠71の大きさは、プリコーダタッ
プ32bに格納された信号がとりうるパワーの最大値を
示している。
【0088】ここで、プリコーダタップ値bk-1 の大き
さが十分に大であれば、信号点akは小となるため、新
しいプリコーダ出力bk は−bk-1 と見なすことができ
る。従って、プリコーダ出力は以下に示すような式
(1)〜(3)のようになり、これを時間軸上で表すと
図7(b)のようになり、周波数軸上で表すと図7
(c)のようになる。
【0089】 bk =ak −bk-1 ≒−bk-1 …(1) bk+1 ≒−bk …(2) bk+2 ≒−bk+1 …(3) 上述の図7(b)に示すように、各信号点の原点からの
距離bk が大きくなると、1/2ナイキスト周波数成分
が大きくなり、送信スペクトラムとしては、図7(c)
のようにナイキストレベル(送信スペクトラムの信号帯
域の両端に対応)が異常に増大する。
【0090】このようにナイキストレベルが異常に増大
すると、プリコーダ出力のパワーが信号点のピークを超
えてしまう場合があり、これによって、伝送される信号
のS/Nエラーレートも急激に悪化する。この傾向は、
限界枠の大きさが大きくなるほどに顕著になる。逆に、
プリコーダの限界枠を全くなくしてしまうと(限界枠を
極小)、図8(a)の領域81Aに図示されるように送
信スペクトラムの有効帯域幅が低下してしまう。即ち、
後段のロールオフフィルタ(図16の符号162c参
照)において、cosフィルタ特性を有するフィルタ出
力のピーク値よりも3dB下の帯域を取るため、限界枠
が小さくなると送信スペクトラムの有効帯域幅が低下し
てしまうのである。
【0091】このような場合にも、伝送される信号のS
/Nのエラーレートが劣化してしまう。これは、図8
(b)に示す領域81Bの部分を有効に利用できなくな
るためである。そのため、プリコーダの限界枠の大きさ
にはある最適値があるものと考えることができる。最も
S/Nエラーレートが小さくなるのは、送信スペクトラ
ムが平坦なものであるため、プリコーダ限界枠の最適値
は、送信スペクトラムが図9に図示されるように平坦と
することができるものであると推測できる。
【0092】具体的にこれを実現するためには、図10
に図示されるように、プリコーダ入力前の信号点の最大
ピーク値101(信号点領域の大きさ)と、プリコーダ
出力の最大ピーク値102とが一致すればよいと考えら
れる。ここで、信号点の最大値(信号点配置領域の半
径)を0.5とした場合、プリコーダ出力をこれに一致
されるとすると、プリコーダ限界枠の半径はほぼ0.2
3となる。この状態ではプリコーダ限界枠の方が信号点
の最大値よりも小さく、限界枠半径の2倍よりも信号点
の最大値の方がまだ大きいことになる。
【0093】上記のような半径を持つプリコーダ限界枠
上にプリコーダタップ値が配置された場合に、最大振幅
の信号点によりプリコードを行なった場合について説明
するのが図11である。図において、限界枠は111で
示され、タップ値は112である。信号点はA,B,C
の3点が設定されている。各信号点の間隔は、前述の信
号点の最大ピークに対応している。
【0094】このような場合には、3点の信号点のいず
れもが限界枠の外に位置する。そのため、どの信号点を
適用したとしても、プリコーダ出力が発散する方向に向
かってしまうため、このような限界枠はプリコーダ出力
の発散を防ぐための限界枠の意味を全くなさない。仮に
図11のような状態が最も送信スペクトラムの特性を平
坦にできるとしても、プリコーダの処理に関しては相応
しいものではない。
【0095】換言すれば、このようなプリコーダ限界枠
の半径の設定では、送信スペクトラムの特性を平坦にで
きるが、誤りの伝搬を防止するというプリコーダ本来の
目的を達成することができない。一方、プリコーダ内で
は処理がディジタル値で行なわれているため、前述のプ
リコーダ平面と同様に信号点も量子化されている。オリ
ジナル信号点と追加される信号点とはこの量子化された
信号点の中から選ばれるため、3点の信号点の間隔を理
想的な120°間隔とすることができず、可能な限り1
20°に近い角度にしかすることができない。また、既
に図5の説明でも述べた通り、判定面領域の理論的な代
表点座標と、実際に判定結果として出力される代表点座
標にも誤差が生じる。
【0096】図12は、理想的な3点の信号点を選ぶこ
とができない場合の問題について説明する図面である。
図12(a)は理想的に信号点配置の場合を、図12
(b)は信号点の間隔が理想的な角度からずれてしまっ
た場合をそれぞれ図示している。図において、121は
限界枠、122は限界枠上に配置されたプリコーダタッ
プ値である。
【0097】図12(a)の場合には、信号点が理想的
な120°間隔で配列されているために、プリコーダタ
ップ値が限界枠上のどの位置に配置されていても少なく
とも一点の信号点が限界枠内に存在する。これに対し
て、図12(b)の場合には、信号点A−B、A−Cの
間隔が互いに100°である場合(B−C間は160
°)を図示している。プリコーダタップ値は図12
(a)の場合と同じ位置に配置されているが、図12
(b)の場合には信号点BとCとの角度が理想的なもの
よりも開いているために、いずれの信号点も限界枠内に
存在せず、この状態ではプリコーダの出力は発散する可
能性がある。
【0098】但し、プリコーダの限界枠の半径と、信号
点の最大ピーク値との関係によっては信号点の開き角度
に余裕を持たせることができる。この角度の余裕を以下
角度マージンと称する。図13はプリコーダ限界枠と信
号点の最大ピーク値との関係を変えた場合、どの程度ま
で角度マージンが許されるかを示す図面である。
【0099】図13(a)はプリコーダ限界枠131の
半径に対して信号点の最大ピーク値が大きい場合を示
し、図13(b)は信号点の最大ピーク値に対してプリ
コーダの限界枠132が大きい場合を示している。図1
3(a)の場合には、プリコーダ限界枠の半径に対して
信号点のピーク値が大きいため、信号点の角度を動かし
てしまうといずれかの位置で全ての信号点が限界枠外に
出てしまう可能性がある。
【0100】ここで、理想的に120°の角度で配置さ
れた信号点A〜Cは、プリコーダタップ値が限界枠のい
ずれかの位置にあっても限界枠内に収められているもの
とする。ここで、信号点Cが量子化の誤差によりC′の
位置に配置されているものとすると、図13(1)の状
態では信号点C′を限界枠内に入れることができる。し
かし、図13(2)のような位置では、理想的な信号点
Cは限界枠内に入るが、信号点C′は限界枠内に入らな
い。
【0101】信号点は、プリコーダタップ値が限界枠の
どの位置にあっても限界枠の内側になくてはならない。
しかし、図13(a)の場合にはこのような状態に信号
点を配置することが難しく、図13(a)の状態は信号
点の角度に余裕が全くないことが判る。一方、図13
(b)の場合には信号点の最大値に比較して限界枠の半
径が大きい。ここで、図13(b)の(1),(2)
は、図13(a),(b)に対応する位相にあるものと
する。また、信号点のピーク値は図13(a),(b)
ともに等しい。図13(b)の場合には、プリコーダタ
ップ値が限界枠のいずれの位置にあっても、信号点が1
20°間隔で並んだ状態でも信号点B,Cを限界枠内に
収めることができる。
【0102】また、図13(b)の(1)の位置では、
信号点BとCの角度を、例えば151°程度に開いて
も、開いた後の信号点B′,C′′は限界枠内に位置し
ている。(1)以外の点では、A,B,C(あるいは
A,B′,C′′)の信号点のうちいずれかの信号点が
必ず限界枠内に入ってくる。さらに、プリコーダタップ
値が(2)の位置にあり、図13(a)と同様に信号点
CがC′の位置に配置されていたとする。この場合、信
号点C′は限界枠の外側にでてしまう可能性はあるが、
図13(a)では限界枠の外側にあった信号点Aが図1
3(b)の場合には限界枠に入ってくるため、信号点
C′の角度をそれほど気にする必要はない。
【0103】このように、信号点の最大値に比較して限
界枠の大きさが大きい方が、信号点の角度のマージンを
大きくとることができる。また、図5のような量子化さ
れた判定面でも、理想的な判定面角度(16分割)の場
合には22.5°)と実質的な判定面角度とに誤差が生
じるため、プリコーダの判定の際にはこの誤差も勘案す
る必要がある。
【0104】図14は、この角度マージンについて説明
する図面であり、信号点の最大値に対して限界枠の半径
が0.5,1.0,2.0の4例を説明している。理論
限界値Aは、図13のように信号点が最大限開くことが
できる角度を指している。限界枠半径が0.5の場合に
は、理論限界値は120°である。また、限界枠半径が
1.0の場合には、151°、1.5の場合には160
°、2.0の場合には165°となる。
【0105】A−120°の項Bは、理想的に信号点配
置の角度である120°とAとの差を取ったものであ
る。限界枠半径が0.5の場合には、Bは0°となり余
裕が全くないことが判る。一方、限界枠半径が1.0の
場合にはBは31°、1.5の場合にはBは40°、
2.0の場合には45°と、限界枠半径が大きくなるほ
ど余裕が生じることが判る。
【0106】次に、信号点偏差Cは量子化された信号点
の実際の角度と、理想的な角度(120°)との差を示
したものである。なお、ここに示された角度は一例であ
り、必ずこの値になるわけではない。信号点の量子化に
よって、Cの角度は変化する。限界枠半径がどの値を取
っていても、信号点の量子化による偏差は変わらず、+
8.7°、−側は11.7°、2つを合わせた偏差幅は
20.4°となる。ここで、+側、−側と称しているの
は、信号点の偏差が生じる方向を規定したものであり、
例えば図10の信号点Cを例にとると、原点側への角度
変化を+側とし、原点から離れる方向への角度偏差を−
側としている。
【0107】判定面変化Dは、前述の理想的な判定面の
角度と量子化された判定面の角度との変化を示すもので
ある。限界枠半径が0.5の場合には、判定面偏差は±
25°、幅は50°となる。一方、限界枠半径が1.0
の場合には偏差Dは±18.3°、幅は36.5°とな
る。角度マージンは、Bからの信号点・判定面偏差C,
Dを差し引いたものである。限界枠半径が1.0のもの
は、角度マージンは+側が4.0°,−側が+1..0
°、幅が5.1°となっている(誤差分を含む)。一
方、限界枠半径が0.5の場合には、角度マージンは+
側が−33.7°、−側が−36.7°、幅が−70.
4°である。角度マージンが−ということは、事実上ど
の角度をとってもいずれかの信号点を限界枠内に収める
ことができないことを意味している。
【0108】従って、図14の例では限界枠半径を1.
0以上とすることが望ましい。ただし、既に述べた通り
限界枠を大きくしすぎると今度は送信信号のS/Nエラ
ーレートが高くなってしまうため、図14の例では限界
枠半径を1.0程度に止めておくことが望ましい。な
お、上記に説明した位相方向に分割した領域により判定
を行なう方法では、タップ値の振幅方向の位置は問わな
いため、タップ値が限界枠を超えているか否かの判定配
置情報判定部では行なう必要がなく、限界枠は事実上削
除された形となっている。
【0109】位置情報判定部12a、以上述べたプリコ
ーダ判定面を利用してプリコーダタップ値のベクトル平
面上での位置を判定し、その結果を簡易プリコーダ11
cに対して送信する。簡易プリコーダ11cは、信号点
発生部11aより発生された3点の信号点に基づいて、
位置情報判定部12aより通知されたプリコーダタップ
値が属する領域の代表点に対するプリコーダ処理を行な
う。
【0110】最小点選択部11dは、簡易プリコーダ1
1cによる代表点に対するプリコーダ結果に応じて、3
点の信号点のうちどの信号点が最も原点に近いかを判定
し、その結果をABC選択部11bに通知する。本実施
形態によるプリコーダは、上位下位分割部13a及びプ
リコーダ13bのみがDSPにより構成されており、そ
の他の構成要素はROMにより構成されている。このた
め、DSPの処理サイクル数を非常に低減することがで
き、DSPの負荷を減らして同時に他の処理も同一DS
Pで行なうことができる。そのため、例えばモデムに搭
載されているDSPの数を減らすことができるという効
果を有する。
【0111】図15はその他の実施形態によるプリコー
ダを図示した図面である。図15の場合には、上位下位
分割部、プリコーダ部とともに、位置情報判定部12a
もDSP上に搭載されている。この場合でも、最も処理
サイクルを必要とする最小信号点判定の処理自体はRO
Mで行なうことができるため、従来のプリコーダよりも
DSPの負荷を低減させることができる。
【0112】以上述べた通り、本発明によればプリコー
ダの処理の一部のみをDSPで実行させることができ、
DSPの処理の負荷を低減させるとともに装置規模を小
さくすることができる。また、信号点位置の判定の場合
にも、判定のため必要となる判定面領域の数を少なくし
ているため、信号点位置判定をより簡単に行なうことが
可能となる。
【0113】
【発明の効果】以上詳述したように、本発明(請求項
1,2,6〜8,12)によれば、信号点位置の判定の
場合にも、判定のために必要となる判定面領域の数を少
なくしているため、信号点位置判定をより簡易に行なう
ことができ、判定機能部をROM(Read Only Memory)
により構成することにより、処理速度を向上させること
ができるほか、判定情報を出力信号よりも情報量を少な
くすることにより、ROMの規模を小さくすることがで
きる利点もある。
【0114】さらに、請求項3〜5,10,11記載の
本発明によれば、プリコーダの処理の一部のみをDSP
で実行させることができ、DSPの処理の負荷を低減さ
せるとともに、装置規模を小さくすることができる利点
がある。また、請求項9記載の本発明によれば、信号点
情報をひとまとめにしてDSP(Digital Signal Proces
sor)に対して出力することができるので、ROMとDS
Pとの間は1本の信号点のみで接続すればよく、装置構
成を簡素化させることができる利点がある。
【図面の簡単な説明】
【図1】本発明の一実施形態にかかるプリコーダ装置を
示すブロック図である。
【図2】格子状に分割されたプリコーダ判定面を示す図
である。
【図3】位相方向に分割されたプリコーダ判定面を示す
図である。
【図4】プリコーダタップ値が位相方向・振幅方向に移
動した場合の信号点配置を示す図である。
【図5】量子化された判定面を位相方向に分割した一例
を示す図である。
【図6】(a),(b)はいずれもプリコーダタップ値
の位置と最小パワー信号点の判別態様を説明するための
図である。
【図7】(a)〜(c)はいずれもプリコーダ出力のパ
ワーが大きくなると、ナイキストレベルが大きくなるこ
とを説明するための図である。
【図8】(a),(b)はいずれもプリコーダ限界枠を
無くした場合には有効帯域幅が低下することを説明する
ための図である。
【図9】最適な送信信号スペクトラムを示す図である。
【図10】理想的なプリコーダ限界枠を設定した場合の
プリコーダ入力・出力の最大値を示す図である。
【図11】プリコーダ限界枠が信号点最大値を比較して
小さい場合を示す図である。
【図12】(a),(b)はいずれも信号点角度マージ
ンを説明する図である。
【図13】(a),(b)はいずれもプリコーダ限界枠
の大小による角度マージンの相違を示す図である。
【図14】限界枠半径と角度マージンの関係を示す図で
ある。
【図15】本発明の他の実施形態にかかるプリコーダ装
置を示すブロック図である。
【図16】一般的なモデムの構成を示すブロック図であ
る。
【図17】パーシャルレスポンスを使用したモデムの例
を示すブロック図である。
【図18】パーシャルレスポンスフィルタの等価回路を
示す図である。
【図19】モジュロプリコーダを使用したモデムの例を
示すブロック図である。
【図20】モジュロプリコーダ・PRフィルタの等化回
路を示す図である。
【図21】(a),(b)はいずれも信号点配置平面と
限界枠の範囲を示す図である。
【図22】円形限界枠と複数信号点の配置例を示す図で
ある。
【図23】プリコーダ限界枠上にプリコーダタップ値が
配置された場合の複数信号点の配置状態を示す図であ
る。
【図24】プリコーダの等価回路例を示す図である。
【図25】(A)〜(C)はいずれもプリコーダタップ
値・オリジナル信号点のベクトル平面の位置と出力され
る信号点の関係を示す図である。
【符号の説明】
11 ROM(信号点選択用メモリ) 11a 信号点発生部 11b ABC選択部(信号点選択部) 11c 簡易プリコーダ(差分手段) 11d 最小点選択部 12 ROM(リードオンリーメモリ) 12a 位置情報判定部 13 DSP(ディジタルシグナルプロセッサ) 13a 上位下位分割部 13b プリコーダ 21 限界枠 30〜3F 代表点 32a 加算器 32b プリコーダタップ 41 限界枠 42〜44 代表点 51,52 円 53 代表点 71 限界枠 81A,81B 領域 101 最大ピーク値 111 限界枠 112 タップ値 121 限界枠 122 プリコーダタップ値 131,132 プリコーダ限界枠 160 モデム 161 受信部 161a A/D変換部 161b 線路等化器 161c 復調部 161d ロールオフフィルタ 161e 自動利得制御部 161f 自動等化器 161g キャリア検出部 161h タイミング抽出部 161i クロック信発生部 162 送信部 162a 論理処理部 162b ロールオフフィルタ 162c 変調部 162d D/A変換部 171 PRフィルタ 171a PRフィルタタップ 171b 加算器 172 ローパスフィルタ 173 判定回路 193 モジュロプリコーダ 193a モジュロ判定回路 193b プリコーダタップ 193c 加算器 194 モジュロ判定部 221 領域 222,231 限界枠 240 プリコーダ装置 241 複数信号点発生回路 242〜248 二乗回路 249〜255 加算器 256 オリジナル信号領域判定回路 257 プリコーダタップ値領域判定回路 258 ABC最適値選択回路 259 パワー最小信号点選択回路 260 プリコーダタップ 261 加算器
フロントページの続き (72)発明者 仁垣 友里 神奈川県川崎市中原区上小田中4丁目1 番1号 富士通株式会社内 (56)参考文献 特開 平7−273827(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04L 27/18

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項1】 入力された信号点がベクトル平面のどの
    位置に配置されているかを判定する判定方法において、 該入力された信号点が、位相方向に複数の領域に分割さ
    れたベクトル平面のどの位置に配置されているかを判定
    する判定ステップと、 該判定ステップで判定された該ベクトル平面の領域に対
    応する代表点座標を示す信号を出力する信号出力ステッ
    プとからなることを特徴とする、判定方法。
  2. 【請求項2】 プリコーダ加算器とプリコーダタップと
    を有し、入力された信号点と、該プリコーダタップに格
    納されたプリコーダタップ値との差分を該プリコーダ加
    算器でとり、差分結果を出力するとともに該プリコーダ
    タップに格納するプリコーダ装置において、 入力した信号点に対応した複数の信号点を発生する複数
    信号点発生部と、 該複数の信号点の中から最適な信号点を選択して該プリ
    コーダ加算器に供給する信号点選択部と、 該プリコーダタップ値が入力され、該プリコーダタップ
    値のベクトル平面上の位置を判定し、位置情報を出力す
    る位置情報判定部と、 該複数の信号点と該位置情報とが入力され、該位置情報
    と該複数の信号点の座標値との差分をとり、その結果を
    出力する差分手段と、 該差分手段からの出力に応じて、該差分の結果信号の振
    幅が最小となる信号点を選択し、その結果を該信号点選
    択部に通知する最小点選択部とを有し、 該信号点選択部は該最小点選択部により選択された信号
    点を該プリコーダ加算器に供給するとともに、 該位置情報判定部が、ベクトル平面をその位相方向に複
    数の領域に分割した判定面を用いて該プリコーダタップ
    値が配置されたベクトル平面状の位置を判定し、該差分
    手段に対して該プリコーダタップ値が配置されるベクト
    ル領域平面を代表する代表点の座標を示す信号を出力す
    るように構成されたことを特徴とする、プリコーダ装
    置。
  3. 【請求項3】 プリコーダ加算器とプリコーダタップと
    を有し、入力された信号点と、該プリコーダタップに格
    納されたプリコーダタップ値との差分を該プリコーダ加
    算器でとり、差分結果を出力するとともに該プリコーダ
    タップに格納するとともに、 外部より入力した信号点に対応した複数の信号点を発生
    する複数信号点発生部と、 該複数の信号点の中から最適な信号点を選択して該プリ
    コーダ加算器に供給する信号点選択部と、 該プリコーダタップ値が入力され、該プリコーダタップ
    値のベクトル平面上の位置を判定し、位置情報を出力す
    る位置情報判定部と、 該複数の信号点と該位置情報とが入力され、該位置情報
    と該複数の信号点の座標値との差分をとり、その結果を
    出力する差分手段と、 該差分手段からの出力に応じて、該差分の結果信号の振
    幅が最小となる信号点を選択し、その結果を該信号点選
    択部に通知する最小点選択部とを有し、 少なくとも該プリコーダ加算器並びに該プリコーダタッ
    プをディジタルシグナルプロセッサ内に設けるととも
    に、 少なくとも該複数信号点発生部,信号点選択部,差分手
    段並びに最小点選択部がリードオンリーメモリにより構
    成され、該外部より入力した信号点と、該位置情報判定
    部より受信した位置情報とをアドレスとして、最適信号
    点を出力するように構成されたことを特徴とする、プリ
    コーダ装置。
  4. 【請求項4】 入力信号点と、1タイミング前の出力信
    号との差分を演算して出力するプリコーダを有するプリ
    コーダ装置であって、 該1タイミング前の出力信号について、位相方向に複数
    の領域に分割されたベクトル平面のどの位置に配置され
    ているかを判定する位置情報判定部と、 該位相情報判定部からの判定結果と、外部から入力され
    た信号点とをアドレスとして、該外部から入力された信
    号点に対応して発生された複数の信号点のうちのいずれ
    かを出力する信号点選択用メモリとをそなえて構成され
    たことを特徴とする、プリコーダ装置。
  5. 【請求項5】 該信号点選択用メモリが、 該外部から入力された信号点に対応して、複数の信号点
    に関するベクトル情報を記憶し、該外部から入力された
    信号点をアドレスとして、該複数の信号点に関するベク
    トル情報を出力するベクトル情報記憶部と、 該ベクトル情報記憶部からの複数の信号点に関するベク
    トル情報と、該位置情報判定部からの判定結果とに対応
    して、該判定結果と該複数の信号点のベクトル情報との
    差分に関する情報を記憶し、上記の複数の信号点に関す
    るベクトル情報と判定結果とをアドレスとして、該判定
    結果と該複数の信号点のベクトル情報との差分に関する
    情報を出力する差分情報記憶部と、 該差分情報記憶部からの差分情報に対応して、該差分情
    報が最小となる信号点に関する情報を記憶し、該差分情
    報をアドレスとして、該差分情報が最小となる信号点に
    関する情報を出力する最小点情報記憶部と、 該最小点情報記憶部からの該差分情報が最小となる信号
    点に関する情報と、該ベクトル情報記憶部からの複数の
    信号点に関するベクトル情報とに対応して、該プリコー
    ダにおける該入力信号点として選択すべき最適な信号点
    に関する情報を記憶し、該差分情報が最小となる信号点
    に関する情報と、該複数の信号点に関するベクトル情報
    とをアドレスとして、該プリコーダにおける該入力信号
    点として選択すべき最適な信号点に関する情報を出力す
    る最適信号点記憶部とをそなえて構成されたことを特徴
    とする、請求項4記載のプリコーダ装置。
  6. 【請求項6】 該位置情報判定部が、該1タイミング前
    の出力信号に対応して、ベクトル平面のどの位置に配置
    されているかの判定情報を記憶し、該1タイミング前の
    出力信号をアドレスとして、該1タイミング前の出力信
    号が該ベクトル平面のどの位置に配置されているかの判
    定情報を出力する判定情報メモリにより構成されたこと
    を特徴とする、請求項4記載のプリコーダ装置。
  7. 【請求項7】 該判定情報メモリが、該1タイミング前
    の出力信号の振幅が所定レベルよりも大きい場合には、
    位相方向に複数の領域に分割されたベクトル平面のどの
    位置に配置されているかの判定情報を記憶する一方、該
    1タイミング前の出力信号の振幅が所定レベルよりも小
    さい場合には、格子状に複数の領域に分割されたベクト
    ル平面のどの位置に配置されているかの判定情報を記憶
    するように構成されたことを特徴とする、請求項6記載
    のプリコーダ装置。
  8. 【請求項8】 該判定情報が、該1タイミング前の出力
    信号の情報量よりも少ない情報量となるように構成され
    たことを特徴とする、請求項4記載のプリコーダ装置。
  9. 【請求項9】 該最適信号点記憶部から出力される該最
    適な信号点に関する情報が、ベクトル情報を構成する実
    数成分と虚数成分とが合成されたビット情報からなるこ
    とを特徴とする、請求項5記載のプリコーダ装置。
  10. 【請求項10】 該最適信号点記憶部からのビット情報
    を、実数成分のビット情報と虚数成分のビット情報とに
    分割する分割部が、該プリコーダの前段に設けられたこ
    とを特徴とする、請求項9記載のプリコーダ装置。
  11. 【請求項11】 上記の分割部及びプリコーダが、ディ
    ジタルシグナルプロセッサにより構成されたことを特徴
    とする、請求項10記載のプリコーダ装置。
  12. 【請求項12】 該判定ステップが、1タイミング前の
    出力信号の振幅が所定レベルよりも大きい場合には、該
    入力された信号が、該位相方向に複数の領域に分割され
    たベクトル平面のどの位置に配置されているかを判定す
    る一方、該1タイミング前の出力信号の振幅が所定レベ
    ルよりも小さい場合には、該入力された信号が、格子状
    に複数の領域に分割されたベクトル平面のどの位置に配
    置されているかを判定することを特徴とする、請求項1
    記載の判定方法。
JP09023055A 1996-03-31 1997-02-05 判定方法及びプリコーダ装置 Expired - Fee Related JP3140974B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP09023055A JP3140974B2 (ja) 1996-03-31 1997-02-05 判定方法及びプリコーダ装置
GB9705678A GB2311913B (en) 1996-03-31 1997-03-19 A judging method and a precoding apparatus
FR9703676A FR2746993B1 (fr) 1996-03-31 1997-03-26 Procede d'appreciation et appareil de precodage
CN97109952.9A CN1171686A (zh) 1996-03-31 1997-03-28 一种判断方法和一种预编码设备
US08/829,065 US6078624A (en) 1996-03-31 1997-03-31 Judging method and a precoding apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-104487 1996-03-31
JP10448796 1996-03-31
JP09023055A JP3140974B2 (ja) 1996-03-31 1997-02-05 判定方法及びプリコーダ装置

Publications (2)

Publication Number Publication Date
JPH09326834A JPH09326834A (ja) 1997-12-16
JP3140974B2 true JP3140974B2 (ja) 2001-03-05

Family

ID=26360347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09023055A Expired - Fee Related JP3140974B2 (ja) 1996-03-31 1997-02-05 判定方法及びプリコーダ装置

Country Status (5)

Country Link
US (1) US6078624A (ja)
JP (1) JP3140974B2 (ja)
CN (1) CN1171686A (ja)
FR (1) FR2746993B1 (ja)
GB (1) GB2311913B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060038812A (ko) * 2004-11-01 2006-05-04 엘지전자 주식회사 다중입출력 시스템의 선행 코딩 행렬 정보 전송 방법 및이를 이용한 신호 전송 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5836868B2 (ja) * 1978-08-03 1983-08-12 沖電気工業株式会社 8相位相変調用信号ベクトル判定回路
US4538284A (en) * 1981-03-25 1985-08-27 Ese Limited Signal structures with data encoding/decoding for QCM modulations
CA1268828A (en) * 1986-02-08 1990-05-08 Yasuharu Yoshida Multilevel modulator capable of producing a composite modulated signal comprising a quadrature amplitude modulated component and a phase modulated component
CA1301864C (en) * 1987-02-19 1992-05-26 Sadao Takenaka Multilevel amplitude modulation and demodulation communication system
US5150381A (en) * 1989-02-16 1992-09-22 Codex Corporation Trellis shaping for modulation systems
JPH02217045A (ja) * 1989-02-17 1990-08-29 Fujitsu Ltd 信号点配置方式
US5159610A (en) * 1989-05-12 1992-10-27 Codex Corporation Trellis precoding for modulation systems
CA2012914C (en) * 1989-05-12 1999-05-04 Vedat M. Eyuboglu Trellis precoding for modulation systems
US5214672A (en) * 1990-04-06 1993-05-25 Codex Corporation Trellis precoding for fractional bits/baud
US5105442A (en) * 1990-11-07 1992-04-14 At&T Bell Laboratories Coded modulation with unequal error protection
US5195107A (en) * 1990-12-11 1993-03-16 At&T Bell Laboratories Technique for compensating for intersymbol interference
US5233630A (en) * 1991-05-03 1993-08-03 Qualcomm Incorporated Method and apparatus for resolving phase ambiguities in trellis coded modulated data
US5469452A (en) * 1991-09-27 1995-11-21 Qualcomm Incorporated Viterbi decoder bit efficient chainback memory method and decoder incorporating same
US5455839A (en) * 1991-12-27 1995-10-03 Motorola, Inc. Device and method for precoding
US5311547A (en) * 1992-02-03 1994-05-10 At&T Bell Laboratories Partial-response-channel precoding
US5315617A (en) * 1992-05-29 1994-05-24 General Electric Company QAM encoding for high-definition television system
US5488633A (en) * 1993-06-14 1996-01-30 At&T Corp. Intersymbol interference channel coding scheme
US5446758A (en) * 1993-07-08 1995-08-29 Motorola, Inc. Device and method for precoding
CA2124376A1 (en) * 1993-07-16 1995-01-17 William Lewis Betts Method and apparatus for encoding data for transfer over a communication channel
FR2710166A1 (fr) * 1993-09-13 1995-03-24 Trt Telecom Radio Electr Dispositif de décision pour modulations codées et modem comportant un tel dispositif.
US5396519A (en) * 1993-10-22 1995-03-07 At&T Corp. Method and apparatus for adaptively providing precoding and preemphasis conditioning to signal data for transfer over a communication channel
JP3321976B2 (ja) * 1994-04-01 2002-09-09 富士通株式会社 信号処理装置および信号処理方法
US5465273A (en) * 1994-04-20 1995-11-07 General Datacomm, Inc. Modem utilizing parity and convolutional encoder feedback
JP2773650B2 (ja) * 1994-06-29 1998-07-09 日本ビクター株式会社 デジタル情報変調装置
CN1140521A (zh) * 1994-10-21 1997-01-15 菲利浦电子有限公司 存在相位噪声时很强壮的一个qam星座图;用于这种星座图的编码器和解码器

Also Published As

Publication number Publication date
GB2311913A (en) 1997-10-08
GB9705678D0 (en) 1997-05-07
JPH09326834A (ja) 1997-12-16
GB2311913B (en) 2000-11-22
US6078624A (en) 2000-06-20
FR2746993B1 (fr) 2000-09-08
CN1171686A (zh) 1998-01-28
FR2746993A1 (fr) 1997-10-03

Similar Documents

Publication Publication Date Title
JP3421452B2 (ja) 非線形歪補償装置
US5195108A (en) System and method for determining absolute phase of a differentially-encoded, phase-modulated signal
US5757865A (en) Carrier phase control circuit
AU639618B2 (en) Decision feedback equalizer
US5734681A (en) Process and system for transferring vector signal with precoding for signal power reduction
JP3404228B2 (ja) クロック位相検出回路
US6052413A (en) Apparatus and method for waveform equalization coefficient generation
JP3140974B2 (ja) 判定方法及びプリコーダ装置
US6373903B1 (en) Apparatus and method for increasing the effective data rate in communication systems utilizing phase modulation
US5113411A (en) Modulator and demodulator for data transmission systems
USRE33056E (en) Signal structures for double side band-quadrature carrier modulation
US7277494B2 (en) Method of differential-phase/absolute-amplitude QAM
JP3610356B2 (ja) 無線通信装置とその直交振幅復調回路
US6009123A (en) Process and system for transferring vector signal with precoding for signal power reduction
JP2861778B2 (ja) 復調装置
US7831224B2 (en) Radio-frequency IC for a mobile radio transmitter
JPH0691563B2 (ja) 有効領域判定信号発生回路
EP1122893A1 (en) Transmission apparatus and method of signal-point generation
JPH0748677B2 (ja) 等化器
JP2000286916A (ja) 復調装置
JPS62242425A (ja) 等化器
GB2323257A (en) Frequency modulation with FSK
JP3159324B2 (ja) ディジタル復調装置
JP4053972B2 (ja) 無線通信装置とその直交振幅復調回路
JP2004187123A (ja) 通信方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001205

LAPS Cancellation because of no payment of annual fees