JPH0194650A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置およびその製造方法に関するもので
ある。

〔従来の技術〕

半導体基板にスイッチング素子などの機能素子を形成し
た場合、素子として機能するのは基板の表面から高々１
０μｍ程度の深さまでであり、残りの半導体基板領域は
絶縁基板に置きかえた方が特性上都合の良いことが多い
。絶縁基板上に半導体素子を形成する代表的な技術にＳ
Ｏ８半導体装置がある。これは素子の高速化、高耐圧化
などに有効である。しかし、ＳＯ８はへテロエピタキシ
ャル成長による結晶であるなめ欠陥が多く、期待される
特性が発揮できない問題がある。そこで、半導体単結晶
基板上にすでに形成しである素子層を研磨などによって
、取り出し、絶縁性の支持基板に移しかえる方法が報告
されている。（例えばジャパニーズ・ジャーナル・オブ
・アプライド・フィジックス（Ｊａｐａｎｅｓｅ　Ｊｏ
ｕｒｎａｌ　ｏｆ　ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ）誌
、第２６巻、第１０号、第Ｌ８１５頁、１９８４年）。

この方法ではすでに素子が形成された半導体基板をその
素子形成面を接着面として、第１の支持基板に接着して
、半導体基板の裏面を研磨により除去し、続いて、研磨
面を第２の絶縁性基板に接着し固定した後、第１の支持
基板を除去して、絶縁性基板への素子層の移しかえが行
なわれる。

〔発明が解決しようとする問題点〕

前述したような素子層の絶縁性基板への移しかえ方法で
は絶縁性基板上に素子表面を露出するためには支持基板
との接着工程が少なくとも２回必要であり、製造工程が
複雑となる欠点があった。

この時用いる接着剤として低融点ガラスを用いた場合に
は、粘度が高いためウェーハ全面にわたって、均一な接
着層が得られない欠点がある。そしてエポキシまたはポ
リイミド等の有機系接着剤では接着力が弱いのと耐熱温
度が低く、絶縁性基板へ移された素子層に新たな配線お
よび電極を作ることはできない欠点があった。そのため
、従来の構造では、例えばＣＭＯ３を形成すると、トラ
ンジスタの基板領域が一定電位に接続されずに電気的に
浮いているため動作マージンが狭くなる問題があった。

本発明の目的はこれらの問題を解決した半導体装置とそ
の製造方法を提供することにある。

〔問題点を解決するための手段〕

本発明の半導体装置は、半導体からなる複数の素子形成
領域及び前記素子形成領域相互間に設けられた絶縁領域
からなり、前記素子形成領域に設けられた半導体素子を
有する素子層と、前記素子層の表面及び裏面にそれぞれ
に設けられた表面電極配線及び裏面電極配線と、少なく
とも一部の前記絶縁領域に設けられ少なくとも一部の前
記表面電極配線と少なくとも一部の前記裏面電極配線と
の間を相互に結線する導体で充填されたスルーホールと
、前記裏面電極配線を覆う絶縁膜と、前記絶縁膜上に被
着された半導体膜と、前記半導体膜と静電接合されたガ
ラス基板とを有しているというものである。

本発明の半導体装置の製造方法は、半導体基板の一主面
から所定の深さに亘ってフィールド絶縁膜を選択的に形
成して素子形成領域を区画したのち前記素子形成領域に
半導体素子を形成し裏面電極配線を設ける工程と、前記
裏面電極配線を覆って絶縁膜を形成する工程と、前記絶
縁膜上に半導体膜を被着する工程と、前記半導体膜とガ
ラス基板とを密着させ前記半導体膜に対し負の電圧を前
記ガラス基板に印加した状態で熱処理を行なって静電接
合させる工程と、前記半導体基板を他の主面側から研磨
して前記フィールド絶縁膜を露出させて素子層を残す工
程と、前記素子層の前記フィールド絶縁膜からなる絶縁
領域の少なくとも一つにスルーホールを設ける工程と、
前記素子層の露出面に表面電極配線を設けると共に前記
スルーホールを導体で充填することにより電極配線を完
成する工程とを具備しているというものである。

〔作用〕

本発明の半導体装置は両側に電極配線を有する素子層が
絶縁膜および半導体膜を介して、ガラス基板に静電接合
された構造を有している。

静電接合は例えば金工らにより、「第３３回応用物理学
関係連合講演会講演予稿集」２ａ−ＺＧ−５に発表され
ている。これは半導体シリコン基板とガラス基板（例え
ば硼珪酸ガラス）を接触させ、４００℃の不活性ガス中
で、半導体シリコン基板に正の電位を、ガラス基板に負
の電位をかけた状態で加熱処理を行なうと、ガラス基板
中のナトリウムイオンＮａ＋が負の電位にひきよせられ
、半導体シリコンとガラスの界面に空位が生じ、この空
位にシリコン原子が移動して、シリコンの酸化物が生成
され、半導体シリコン基板とガラス基板が接合されるも
のである。

このように静電接合を用いると、半導体膜とガラス基板
との界面に酸化物が形成されるので強固な接合が実現で
き、信頼性が向上するとともに４００°Ｃ以上の温度に
充分耐えることができるため、ガラス基板に素子層を接
合した後素子に新たに電極配線を形成することが可能と
なる。それ故素子層の両側に配線を設けることができ、
従来の半導体装置に比べ、大幅な特性向上をはかること
ができる。

又、本発明の半導体装置の製造方法は、素子層とガラス
基板に密着して、半導体基板の裏面から電圧を印加した
のでは素子が破壊されるのを避けるため、絶縁膜と半導
体膜を設けて、この半導体膜に直接電圧を印加して静電
接合を形成するものであり、この方法により前述のよう
に高信顆、高性能の半導体装置が製造可能となるのであ
る。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明半導体装置の一実施例の主要部を示すチ
ップの断面図である。

この実施例は、半導体からなる複数の素子形成領域１ｂ
及び素子形成領域１ｂ相互間に設けられた絶縁領域’１
　ａからなり、素子形成領域１ｂに設けられた半導体素
子（図示せず）を有する素子層２と、素子層２の表面及
び裏面にそれぞれに設けられた表面電極配線７及び裏面
電極配線６と、少なくとも一部の前記絶縁領域に設けら
れ少なくとも一部の表面電極配線７と少なくとも一部の
裏面電極配線６との間を相互に結線する導体で充填され
たスルーホール８と、裏面電極配線６を覆う絶縁膜３と
、絶縁膜３上に被着された半導体膜３と、半導体Ｈ３と
静電接合されたガラス基板５とを有しているというもの
である。

半導体膜４としてはＳｉ、Ｇｅ、ＧａＡｓなどの多結晶
膜、無定形膜のほかＩｎ２０３．５ｎ０２、ＴＩＯなど
の酸化物半導体膜が使用できる。

なお、金属膜を半導体膜４の代りに使用してもよいが、
寄生容量が大きくなるので、絶縁膜４の厚さを大きくす
るなどの対策が必要である。

表面電極配線４としては、単に素子形成領域１ｂ相互間
の導通をとるためのアルミニウム膜でもよいし、通常の
半導体集積回路で用いられている多層配線を用いてもよ
い。例えば、ＭＯＳ）ランジスタのソース・ドレイン領
域は、素子層の厚さ方向の全域に亘って形成できるので
、ソース電極配線とトレイン電極配線を表面電極配線と
することも可能であるからである。

図面に示してはいないが、裏面電極配線６と外部端子（
図示せず）を接続するためのポンディングパッド（図示
せず）を露出するためチップ周縁部には素子層と表面電
極配線は設けないようにしてもよい。スルーホール８を
設けであるのでポンディングパッドは表面電極配線のみ
に設けるようにしてもよいのは当然のことである。

素子層の両側に電極配線を設けたものが、ガラス基板上
に静電接合されているので、均一で接着力が強く耐熱温
度も高くなり、半導体装置の信頼静か向上する。又、両
側に電極配線があるので多層配線化が促進され、高密度
集積回路を実現できる。

第２図（ａ）〜（ｄ）は、本発明半導体装置の製造方法
の一実施例を説明するための工程順に配置したチップの
断面図である。

まず、第２図（ａ）に示すように、ｐ型シリコンからな
る半導体基板に選択酸化法や溝分離法によりフィールド
酸化膜１ａ’を選択的に形成し素子形成領域１ｂを区画
する。この素子形成領域に通常のＩＣにおけると同様に
ＭｏＳトランジスタなどの半導体素子を形成する。この
場合、例えばＭＯＳトランジスタのソース・ドレイン領
域（図示せず）の深さはフィールド酸化膜１ａ’の底よ
り深くにまで達するようにしておいてもよい。次に、ゲ
ート電極、トレイン電極、ポンディングパッド等を設け
る。この場合多層配線構造をとってもよいが、通常のＩ
Ｃと同じであるので詳述しない。これらの電極配線を総
称して裏面電極配線６として図示しである。

次に、第２図（ｂ）に示すように、素子層２上に絶縁膜
３および半導体膜４が形成される。絶縁膜３には例えば
厚さ０．３μｍの二酸化シリコン膜、窒化シリコン膜な
どが用いられ、化学的気相成長法で形成される。半導体
膜４には厚さ０．２μｍの多結晶シリコン膜などが用い
られ、化学的気相成長法で形成される。

次に第２図（ｃ）に示すように、半導体膜４をガラス基
板５に密着させ、半導体膜４には接地した正電極１２を
、ガラス基板５には負電極１３を接触させて電圧を印加
し、３００℃〜４００℃の温度で真空中または不活性ガ
ス中で加熱し、半導体基板つとガラス基板５を接合した
後、半導体基板９の外周を除去して全体をガラス基板５
の大きさに整形加工する。加工方法は研削、化学エツチ
ングが用いられる。印加する電圧は３００■から４００
ｖの範囲が用いられる。ガラス基板５は例えば硼珪酸ガ
ラスのようなアルカリ金属イオンを表面または全体に含
有するガラス基板であればよい。

次に第２図（ｄ）に示すように、半導体基板９をメカニ
カル・ケミカルボリジングを用いて、素子層２の中に形
成されたフィールド酸化膜ｌａ’が露出するまで除去す
る。化学液に有機アミンを用いると半導体基板を構成す
るシリコンと酸化膜のボリシング速度が大幅に異なるた
め、フィールド酸化膜１ａ’がポリシングのストッパと
なり、制御性良く、均一に素子層２を残すことができる
。

次に、第１図に示すように、素子層２の研磨面から写真
食刻法とドライエツチングで、フィールド酸化膜１ａ’
中に裏面電極配線６のアルミニウム電極まで達するスル
ーホール８を形成した後、表面電極配線７を形成すると
共にスルーホール８をアルミニウムで充填する。半導体
基板９とガラス基板５の接合において、半導体膜４に正
電極１２を接触させる方法として、ガラス基板５に半導
体基板９より小さいものを用いた例を説明した。その他
の方法として、第６図に示したように、ガラス基板５に
設けた貫通穴１０を通して、半導体膜４に正電極１２を
接触させ、ガラス基板５に負電極１３を接触させて電圧
を印加するようにしてもよい。

〔発明の効果〕

以上説明したように、本発明半導体装置は、素子層と支
持基板は接着剤を用いないで直接接合されるため、ウェ
ーハ全面にわたって均一な接着が実現できることと接着
力が大きく、耐熱温度も高くなり、半導体装置の信顆性
が向上する。

また、従来の集積回路で通常片側の表面に２〜４層の多
層配２線が用いられてきたが、本発明の構造は半導体の
両側が使用できるため４〜８層の多層化が今までの技術
だけで可能になるという大きな利点も生ずるので、より
高密度を要する集積回路には大きな効果を発揮する。な
お、スルーホールが設けられているので配線のレイアウ
ト上の自由度が増大する効果もある。

又、本発明半導体装置の製造方法は、素子層に表面及び
裏面電極配線を設けたのち、絶縁膜を介して半導体膜を
設けて、この半導体膜とガラス基板を静電接合すること
により、１回の接着工程しか必要でないので、高信顆性
、高性能の半導体装置を少ない工程で高歩留りに製造で
きる効果がある。

なお、本発明は、ＭＯ３集積回路、バイポーラ集積回路
、ＧａＡｓ集積回路などにも適用できるのは明らかで、
特にデバイスや材料によって制限されるものではない。

【図面の簡単な説明】

第１図は本発明半導体装置の一実施例の主要部を示すチ
ップの断面図、第２図（ａ）〜第２図（ｄ）は本発明半
導体装置の製造方法の一実施例を説明するための工程順
に示したチップの断面図、第３図は接合方法の他の例を
説明するためのチップの断面図である。 １ａ・・・絶縁領域、ｌａ’・・・フィールド酸化膜、
１ｂ・・・素子形成領域、２・・・素子層、３・・・絶
縁膜、４・・・半導体膜、５・・・ガラス基板、６・・
・裏面電極配線、７・・・表面電極配線、８・・・半導
体基板、９・・・貫通穴、１２・・・正電極、１３・・
・負電極。

Claims (2)

【特許請求の範囲】
1. （１）半導体からなる複数の素子形成領域及び前記素子
   形成領域相互間に設けられた絶縁領域からなり、前記素
   子形成領域に設けられた半導体素子を有する素子層と、
   前記素子層の表面及び裏面にそれぞれに設けられた表面
   電極配線及び裏面電極配線と、少なくとも一部の前記絶
   縁領域に設けられ少なくとも一部の前記表面電極配線と
   少なくとも一部の前記裏面電極配線との間を相互に結線
   する導体で充填されたスルーホールと、前記裏面電極配
   線を覆う絶縁膜と、前記絶縁膜上に被着された半導体膜
   と、前記半導体膜と静電接合されたガラス基板とを有し
   ていることを特徴とする半導体装置。
2. （２）半導体基板の一主面から所定の深さに亘ってフィ
   ールド絶縁膜を選択的に形成して素子形成領域を区画し
   たのち前記素子形成領域に半導体素子を形成し裏面電極
   配線を設ける工程と、前記裏面電極配線を覆って絶縁膜
   を形成する工程と、前記絶縁膜上に半導体膜を被着する
   工程と、前記半導体膜とガラス基板とを密着させ前記半
   導体膜に対し負の電圧を前記ガラス基板に印加した状態
   で熱処理を行なつて静電接合させる工程と、前記半導体
   基板を他の主面側から研磨して前記フィールド絶縁膜を
   露出させて素子層を残す工程と、前記素子層の前記フィ
   ールド絶縁膜からなる絶縁領域の少なくとも一つにスル
   ーホールを設ける工程と、前記素子層の露出面に表面電
   極配線を設けると共に前記スルーホールを導体で充填す
   ることにより電極配線を完成する工程とを具備すること
   を特徴とする半導体装置の製造方法。