JPH0145106B2 - - Google Patents
Info
- Publication number
- JPH0145106B2 JPH0145106B2 JP25300984A JP25300984A JPH0145106B2 JP H0145106 B2 JPH0145106 B2 JP H0145106B2 JP 25300984 A JP25300984 A JP 25300984A JP 25300984 A JP25300984 A JP 25300984A JP H0145106 B2 JPH0145106 B2 JP H0145106B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- window
- address
- output
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004044 response Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Image Generation (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、図形処理の１つであるクリツピン
グ処理に必要な交差判定を行なう交差判定回路に
関する。
グ処理に必要な交差判定を行なう交差判定回路に
関する。
［発明の技術的背景とその問題点］
図形処理システムにおいては、図形定義空間内
の或る領域（これをウインドウと呼ぶ）内の図形
を、表示領域内の或る矩形領域（これをビユーポ
ートと呼ぶ）内にのみ表示することがある。これ
を一般にウインドウ／ビユーポート変換と呼ぶ。
このとき、定義空間内の或る図形は、その一部ま
たは全部がウインドウの外側にあり、表示されな
くなる場合がある。したがつて、定義されている
全ての図形に対してウインドウ内部にある部分を
判別し、その部分のみを表示するようにしなけれ
ばならない。この処理はクリツピングと呼ばれ、
従来より一般に次のアリゴリズムを使用してソフ
トウエアまたはハードウエアにより実現されてい
た。
の或る領域（これをウインドウと呼ぶ）内の図形
を、表示領域内の或る矩形領域（これをビユーポ
ートと呼ぶ）内にのみ表示することがある。これ
を一般にウインドウ／ビユーポート変換と呼ぶ。
このとき、定義空間内の或る図形は、その一部ま
たは全部がウインドウの外側にあり、表示されな
くなる場合がある。したがつて、定義されている
全ての図形に対してウインドウ内部にある部分を
判別し、その部分のみを表示するようにしなけれ
ばならない。この処理はクリツピングと呼ばれ、
従来より一般に次のアリゴリズムを使用してソフ
トウエアまたはハードウエアにより実現されてい
た。
今、第５図に示されるように、ウインドウの境
界をxL（ｘ方向左側境界）、xR（ｘ方向右側境界、
yB（ｙ方向下側境界）、yT（ｙ方向上側境界）とし、
点Ｐ（ｘ、ｙ）について、（ｘ−xL、xR−ｘ、ｙ−
yB、yT−ｙ）のそれぞれの符号ビツト（零または
正のとき０、負のとき１）を求めると、上記境界
で区切られた９つの領域Ａ、Ｂ、Ｃ、Ｄ、Ｅ、
Ｆ、Ｇ、Ｈ、Ｉ（領域Ｅがウインドウ）内の点は
それぞれ図示の如き値コードをもつことになる。
これを交差判定コードと呼ぶ。そこで、点Pi（xi、
yi）の交差判定コードをCi＝（Ci0、Ci1、Ci2、
Ci3）とすると、点Pi（xi、yi）がウインドウ（領
域Ｅ）内に入つているか否かは、点Pi（xi、yi）
の交差判定コードCiが（0000）であるか否かを調
べればよい。これは点Pj（xj、yj）についても同
様である。したがつて、点Pi（xi、yi）と点Pj
（xj、yj）とを結ぶ線分（ベトル）PiPjがウイン
ドウ内にあるか否かは、Ci＝Cj＝（0000）である
か否かを調べればよいことになる。
界をxL（ｘ方向左側境界）、xR（ｘ方向右側境界、
yB（ｙ方向下側境界）、yT（ｙ方向上側境界）とし、
点Ｐ（ｘ、ｙ）について、（ｘ−xL、xR−ｘ、ｙ−
yB、yT−ｙ）のそれぞれの符号ビツト（零または
正のとき０、負のとき１）を求めると、上記境界
で区切られた９つの領域Ａ、Ｂ、Ｃ、Ｄ、Ｅ、
Ｆ、Ｇ、Ｈ、Ｉ（領域Ｅがウインドウ）内の点は
それぞれ図示の如き値コードをもつことになる。
これを交差判定コードと呼ぶ。そこで、点Pi（xi、
yi）の交差判定コードをCi＝（Ci0、Ci1、Ci2、
Ci3）とすると、点Pi（xi、yi）がウインドウ（領
域Ｅ）内に入つているか否かは、点Pi（xi、yi）
の交差判定コードCiが（0000）であるか否かを調
べればよい。これは点Pj（xj、yj）についても同
様である。したがつて、点Pi（xi、yi）と点Pj
（xj、yj）とを結ぶ線分（ベトル）PiPjがウイン
ドウ内にあるか否かは、Ci＝Cj＝（0000）である
か否かを調べればよいことになる。
例えば、線分PiPjに関し、Ci＝Cj＝（0000）で
あるなら、線分PiPjは全体がウインドウ内部であ
るので、そのまま描面処理を行なつてよいことに
なる。また、CiとCjのビツト毎の論理積
CiANDCj＝（Ci0、Cj0、Ci1、Cj1、Ci2、Cj2、
Ci3、Cj3）が（0000）でなければ、線分PiPjは全
体がウインドウ外部にあるので表示対象から除外
して次の線分の処理に移つてよいことになる。ま
た、上記２種以外の線分、即ちCiANDCj＝
（0000）である線分については、境界線との交点
を計算するか、或は線分を適当に分割（通常は中
点で分割）して更に交差判定コードを作成し、境
界との交差判定を繰返しながら境界線との交点を
求める。
あるなら、線分PiPjは全体がウインドウ内部であ
るので、そのまま描面処理を行なつてよいことに
なる。また、CiとCjのビツト毎の論理積
CiANDCj＝（Ci0、Cj0、Ci1、Cj1、Ci2、Cj2、
Ci3、Cj3）が（0000）でなければ、線分PiPjは全
体がウインドウ外部にあるので表示対象から除外
して次の線分の処理に移つてよいことになる。ま
た、上記２種以外の線分、即ちCiANDCj＝
（0000）である線分については、境界線との交点
を計算するか、或は線分を適当に分割（通常は中
点で分割）して更に交差判定コードを作成し、境
界との交差判定を繰返しながら境界線との交点を
求める。
上記したように、交差判定コードは、境界線と
交差しない線分を高速に求めるための判定用の情
報として、クリツピング処理に有効である。この
交差判定コードは、ソフトウエア（マイクロプロ
グラムを含む）またはハードウエアにより生成さ
れる。
交差しない線分を高速に求めるための判定用の情
報として、クリツピング処理に有効である。この
交差判定コードは、ソフトウエア（マイクロプロ
グラムを含む）またはハードウエアにより生成さ
れる。
第６図に、線分（ベクトル）の始点Pi、終点Pj
に関する交差判定コードCi、Cjをソフトウエア手
段により生成する場合の一般的な手順を示す。第
６図の方式では、１つの点に関する交差判定コー
ドを生成するのに、４回の減算ステツプ（ｘ−
xL、xR−ｘ、ｙ−yB、yT−ｙ）、各減算ステツプ
での減算結果が正（零も含む）であるか否かをス
テータス情報に基づいて判断し、条件分岐を行な
う４回の条件分岐ステツプ（判断ステツプ）、お
よび同判断結果に応じて交差判定コードの対応す
るビツトを０または１にセツトする４回のステツ
プなど、多数のステツプを実行しなければならな
い。このため、第６図の方式は、交差判定コード
の生成に長時間を要し、問題であつた。
に関する交差判定コードCi、Cjをソフトウエア手
段により生成する場合の一般的な手順を示す。第
６図の方式では、１つの点に関する交差判定コー
ドを生成するのに、４回の減算ステツプ（ｘ−
xL、xR−ｘ、ｙ−yB、yT−ｙ）、各減算ステツプ
での減算結果が正（零も含む）であるか否かをス
テータス情報に基づいて判断し、条件分岐を行な
う４回の条件分岐ステツプ（判断ステツプ）、お
よび同判断結果に応じて交差判定コードの対応す
るビツトを０または１にセツトする４回のステツ
プなど、多数のステツプを実行しなければならな
い。このため、第６図の方式は、交差判定コード
の生成に長時間を要し、問題であつた。
これに対し、上記交差判定コードCi、Cjを第７
図に示すようなハードウエア手段で生成する場合
には、高速生成は可能となる。しかし、第７図に
示す従来のハードウエア手段では、８つのレジス
タ11〜18および８つの比較器21〜28など多数のハ
ードウエアが必要であり、高価格となる問題があ
つた。
図に示すようなハードウエア手段で生成する場合
には、高速生成は可能となる。しかし、第７図に
示す従来のハードウエア手段では、８つのレジス
タ11〜18および８つの比較器21〜28など多数のハ
ードウエアが必要であり、高価格となる問題があ
つた。
上記問題の解決手段は、本出願人によつて出願
された特願昭58−052918号の願書に添附された明
細書および図面に開示されている。しかし、上記
解決手段はマイクロプログラマブルなプロセツサ
を必要とする。
された特願昭58−052918号の願書に添附された明
細書および図面に開示されている。しかし、上記
解決手段はマイクロプログラマブルなプロセツサ
を必要とする。
［発明の目的］
この発明は上記事情に鑑みてなされたものでそ
の目的は、簡単なハードウエア構成でありなが
ら、クリツピング処理に必要な交差判定コードの
生成が高速で行なえ、もつて交差判定の高速化が
図れ、しかも汎用性のあるコントロール手段の適
用が可能な交差判定回路を提供することにある。
の目的は、簡単なハードウエア構成でありなが
ら、クリツピング処理に必要な交差判定コードの
生成が高速で行なえ、もつて交差判定の高速化が
図れ、しかも汎用性のあるコントロール手段の適
用が可能な交差判定回路を提供することにある。
［発明の概要］
この発明では、ウインドウ境界を示すウインド
ウデータは、ウインドウメモリに記憶される。ま
た、上記ウインドウとの交差判定の対象となるベ
クトルの座標は、第１データライト信号に応じて
レジスタにラツチされる。上記ウインドウメモリ
のアドレスは、アドレスカウンタにより生成され
る。このアドレスカウンタは、上記第１データラ
イト信号および上記ウインドウメモリに対する書
込みを指定する第２データライト信号に応じて、
カウンタ制御回路により制御される。上記レジス
タの出力データと上記ウインドウメモリからの読
出しデータは比較手段に供給され、同比較手段に
より、その大小が上記アドレスカウンタで生成さ
れるアドレスの特定フイールドに応じて比較され
る。この比較手段の比較結果は、シリアル入力パ
ラレル出力シフトレジスタに順次シリアル入力さ
れる。このシフトレジスタのパラレル出力データ
はデコーダに供給される。デコーダは、シフトレ
ジスタのパラレル出力データに応じて交差判定信
号を出力する。
ウデータは、ウインドウメモリに記憶される。ま
た、上記ウインドウとの交差判定の対象となるベ
クトルの座標は、第１データライト信号に応じて
レジスタにラツチされる。上記ウインドウメモリ
のアドレスは、アドレスカウンタにより生成され
る。このアドレスカウンタは、上記第１データラ
イト信号および上記ウインドウメモリに対する書
込みを指定する第２データライト信号に応じて、
カウンタ制御回路により制御される。上記レジス
タの出力データと上記ウインドウメモリからの読
出しデータは比較手段に供給され、同比較手段に
より、その大小が上記アドレスカウンタで生成さ
れるアドレスの特定フイールドに応じて比較され
る。この比較手段の比較結果は、シリアル入力パ
ラレル出力シフトレジスタに順次シリアル入力さ
れる。このシフトレジスタのパラレル出力データ
はデコーダに供給される。デコーダは、シフトレ
ジスタのパラレル出力データに応じて交差判定信
号を出力する。
［発明の実施例］
以下、この発明は一実施例を第１図乃至第４図
を参照して説明する。第１図は図形処理装置に適
用される交差判定回路の構成を示す。同図におい
て、１１は、マイクロプロセツサ等のコントロー
ラ（図示せず）のシステムバスであり、データラ
イン、アドレスラインおよびコントロールライン
を有している。１２はウインドウの境界を示すウ
インドウデータxL、xR、yB、yT（第５参照）を記
憶するウインドウメモリ（MEM）、１３はウイ
ンドウ境界との比較対象となる（即ち交差判定の
対象となる）ベクトル（線分）の座標値をラツチ
するレジスタ（REG）である。ウインドウメモ
リ１２はシステムバス１１に接続されており、同
バス１１上のデータを同バス１１からのデータラ
イト信号３１に応じて記憶する。レジスタ１３も
システムバス１１に接続されており、同バス１１
上のデータを同バス１１からのデータライト信号
３２に応じてラツチする。１４は上記データライ
ト信号３２に応じてパルスを２回生成するパルス
発生器（PG）、１５はパルス発生器１４の出力信
号３３および上記データライト信号３１が供給さ
れるオアゲート（OR）、１６はウインドウメモ
リ１２のアドレスを生成する２ビツトのアドレス
カウンタ（AC）である。アドレスカウンタ１６
は、オアゲート１５の出力信号３４が供給される
クロツク端子CK、およびシステムバス１１から
のリセツト信号３５が供給されるクリア端子
CLRを有している。
を参照して説明する。第１図は図形処理装置に適
用される交差判定回路の構成を示す。同図におい
て、１１は、マイクロプロセツサ等のコントロー
ラ（図示せず）のシステムバスであり、データラ
イン、アドレスラインおよびコントロールライン
を有している。１２はウインドウの境界を示すウ
インドウデータxL、xR、yB、yT（第５参照）を記
憶するウインドウメモリ（MEM）、１３はウイ
ンドウ境界との比較対象となる（即ち交差判定の
対象となる）ベクトル（線分）の座標値をラツチ
するレジスタ（REG）である。ウインドウメモ
リ１２はシステムバス１１に接続されており、同
バス１１上のデータを同バス１１からのデータラ
イト信号３１に応じて記憶する。レジスタ１３も
システムバス１１に接続されており、同バス１１
上のデータを同バス１１からのデータライト信号
３２に応じてラツチする。１４は上記データライ
ト信号３２に応じてパルスを２回生成するパルス
発生器（PG）、１５はパルス発生器１４の出力信
号３３および上記データライト信号３１が供給さ
れるオアゲート（OR）、１６はウインドウメモ
リ１２のアドレスを生成する２ビツトのアドレス
カウンタ（AC）である。アドレスカウンタ１６
は、オアゲート１５の出力信号３４が供給される
クロツク端子CK、およびシステムバス１１から
のリセツト信号３５が供給されるクリア端子
CLRを有している。
２１はレジスタ１３からの出力データとウイン
ドウメモリ１２からの読出しデータとの大小を比
較する比較器（COMP）である。比較器２１は、
レジスタ１３からの出力データが供給されるＡ入
力、ウインドウメモリ１２からの読出しデータが
供給されるＢ入力、Ａ入力内容がＢ入力内容より
大きいか或は等しい（Ａ≧Ｂ）ことを示す比較結
果（以下、Ａ≧Ｂ）比較結果と称する）３６を出
力する端子Ａ≧Ｂ、およびＡ入力示内容がＢ入力
内容により小さいか或は等しい（Ａ≦Ｂ）ことを
示す比較結果（以下、Ａ≦Ｂ比較結果と称する）
３７を出力する端子Ａ≦Ｂを有している。
ドウメモリ１２からの読出しデータとの大小を比
較する比較器（COMP）である。比較器２１は、
レジスタ１３からの出力データが供給されるＡ入
力、ウインドウメモリ１２からの読出しデータが
供給されるＢ入力、Ａ入力内容がＢ入力内容より
大きいか或は等しい（Ａ≧Ｂ）ことを示す比較結
果（以下、Ａ≧Ｂ）比較結果と称する）３６を出
力する端子Ａ≧Ｂ、およびＡ入力示内容がＢ入力
内容により小さいか或は等しい（Ａ≦Ｂ）ことを
示す比較結果（以下、Ａ≦Ｂ比較結果と称する）
３７を出力する端子Ａ≦Ｂを有している。
２２は比較器２１からのＡ≧Ｂ比較結果３６ま
たはＡ≦Ｂ比較結果３７のいずれか一方に、アド
レスカウンタ１６から生成されるアドレスの所定
フイールド、例えば最下位ビツトに応じて選択す
るマルチプレクサ（MUX）、２３はシリアル入
力パラレル出力シフトレジスタ（SR）である。
シストレジスタ２３は、マルチプレクサ２２の選
択出力データ（ビツト）が供給されるシリアル入
力端子SIN、パルス発生器１４の出力端子３３が
供給されるクロツク端子CK、および出力端子
Q0、Q1、…Q6を有している。シフトレジスタ２
３の出力端子Q6、Q5、Q4、Q3からの出力ビツ
トは、ベクトル（線分）PiPjの始点Pi（xi、yi）
の交差判定コードのCi0、Ci1、Ci2、Ci3として用
いられる。また、シフトレジスタ２３の出力端子
Q2、Q1、Q0からの出力ビツトは、PiPjの終点Pj
（xj、yj）の交差判定コードCjのCj0、Cj1、Cj2と
して用いられる。また、上記交差判定コードCjの
Cj3にはマルチプレクサ２２の選択出力データ
（ビツト）が用いられる。
たはＡ≦Ｂ比較結果３７のいずれか一方に、アド
レスカウンタ１６から生成されるアドレスの所定
フイールド、例えば最下位ビツトに応じて選択す
るマルチプレクサ（MUX）、２３はシリアル入
力パラレル出力シフトレジスタ（SR）である。
シストレジスタ２３は、マルチプレクサ２２の選
択出力データ（ビツト）が供給されるシリアル入
力端子SIN、パルス発生器１４の出力端子３３が
供給されるクロツク端子CK、および出力端子
Q0、Q1、…Q6を有している。シフトレジスタ２
３の出力端子Q6、Q5、Q4、Q3からの出力ビツ
トは、ベクトル（線分）PiPjの始点Pi（xi、yi）
の交差判定コードのCi0、Ci1、Ci2、Ci3として用
いられる。また、シフトレジスタ２３の出力端子
Q2、Q1、Q0からの出力ビツトは、PiPjの終点Pj
（xj、yj）の交差判定コードCjのCj0、Cj1、Cj2と
して用いられる。また、上記交差判定コードCjの
Cj3にはマルチプレクサ２２の選択出力データ
（ビツト）が用いられる。
２４はシフトレジスタ２３の出力端子Q6〜Q0
からの出力データおよびマルチプレクサ２２から
の選択出力データ（ビツト）の連結データ（８ビ
ツト）をデコードし、４種の交差判定信号ａ、
ｂ、ｃ、ｄを出力する（第７図のデコーダ３に相
当する）デコーダ（DEC）、２５はデコーダ２４
の出力をシステムバス１１に接続するためのバツ
フア（BUF）である。
からの出力データおよびマルチプレクサ２２から
の選択出力データ（ビツト）の連結データ（８ビ
ツト）をデコードし、４種の交差判定信号ａ、
ｂ、ｃ、ｄを出力する（第７図のデコーダ３に相
当する）デコーダ（DEC）、２５はデコーダ２４
の出力をシステムバス１１に接続するためのバツ
フア（BUF）である。
次に第１図の構成の動作を説明する。まず、マ
イクロプロセツサ等のコントローラ（図示せず）
は、ベクトルPiPjの交差判定処理に際し、アドレ
スカウンタ１６のクリア端子CLRにシステムバ
ス１１経由でリセツト信号３５を供給し、第２図
のフローチヤートに示すようにアドレスカウンタ
１６をクリアする。（ステツプS1）。次に上記コ
ントローラは、ウインドウデータの１つyTおよび
データライト信号３１をシステムバス１１経由で
ウインドウメモリ１２を転送し、ウインドウメモ
リ１２に対するyTの書込みを行なう（ステツプ
S2）。これにより、第３図に示すようにウインド
ウメモリ１２の０番地にyTが書込まれる。また、
データライト信号３１はオアゲート１５にも転送
され、第４図のタイミングチヤートに示すよう
に、そのままオアゲート１５の出力信号３４とし
てアドレスカウンタ１６のクロツク端子CKに供
給される。これにより、アドレスカウンタ１６は
＋１され、アドレス「１」を示す。以下、同様に
して上記コントローラは、残りのウインドウデー
タをxL、xR、yBの順でウインドウメモリ１２に転
送し、同メモリ１２に対する書込みを行なう（ス
テツプS3〜S5）。これにより、xL、xR、yBは、第
３図に示すようにウインドウメモリ１２の「１」、
「２」、「３」番地に書込まれ、アドレスカウンタ
１６のアドレスは第４図に示すように「０」を示
す。
イクロプロセツサ等のコントローラ（図示せず）
は、ベクトルPiPjの交差判定処理に際し、アドレ
スカウンタ１６のクリア端子CLRにシステムバ
ス１１経由でリセツト信号３５を供給し、第２図
のフローチヤートに示すようにアドレスカウンタ
１６をクリアする。（ステツプS1）。次に上記コ
ントローラは、ウインドウデータの１つyTおよび
データライト信号３１をシステムバス１１経由で
ウインドウメモリ１２を転送し、ウインドウメモ
リ１２に対するyTの書込みを行なう（ステツプ
S2）。これにより、第３図に示すようにウインド
ウメモリ１２の０番地にyTが書込まれる。また、
データライト信号３１はオアゲート１５にも転送
され、第４図のタイミングチヤートに示すよう
に、そのままオアゲート１５の出力信号３４とし
てアドレスカウンタ１６のクロツク端子CKに供
給される。これにより、アドレスカウンタ１６は
＋１され、アドレス「１」を示す。以下、同様に
して上記コントローラは、残りのウインドウデー
タをxL、xR、yBの順でウインドウメモリ１２に転
送し、同メモリ１２に対する書込みを行なう（ス
テツプS3〜S5）。これにより、xL、xR、yBは、第
３図に示すようにウインドウメモリ１２の「１」、
「２」、「３」番地に書込まれ、アドレスカウンタ
１６のアドレスは第４図に示すように「０」を示
す。
ウインドウデータの書込みが終了すると、上記
コントローラは交差判定の対象となるベクトル
PiPjの始点座標Pi（xi、yj）、および終点座標Pj
（xj、yj）のうちの例えば座標値xiをデータライ
ト信号３２と共にシステムバス１１経由でレジス
タ１３に転送し、レジスタ１３に対するxiのセツ
ト処理を行なう（ステツプS6）。このとき、上記
データライト信号３２はパルス発生器１４にも転
送される。パルス発生器１４は、第４図に示すよ
うに、データライト信号３２に応じてまず１回目
のパルス発生を行なう。パルス発生器１４の出力
信号３３はオアゲート１５に供給され、第４図に
示すように、そのままオアゲート１５の出力信号
３４としてアドレスカウンタ１６のクロツク端子
CKに供給される。これにより、アドレスカウン
タ１６は＋１され、アドレス「１」を示す。しか
して、アドレスカウンタ１６により生成されるア
ドレスで指定されるウインドウメモリ１２の
「１」番地から、その記憶データxLが読出される。
ウインドウメモリ１２からの読出しデータxLは比
較器２１のＢ入力に供給される。一方、比較器２
１のＡ入力には、レジスタ１３にセツトされた座
標値xiが供給される。
コントローラは交差判定の対象となるベクトル
PiPjの始点座標Pi（xi、yj）、および終点座標Pj
（xj、yj）のうちの例えば座標値xiをデータライ
ト信号３２と共にシステムバス１１経由でレジス
タ１３に転送し、レジスタ１３に対するxiのセツ
ト処理を行なう（ステツプS6）。このとき、上記
データライト信号３２はパルス発生器１４にも転
送される。パルス発生器１４は、第４図に示すよ
うに、データライト信号３２に応じてまず１回目
のパルス発生を行なう。パルス発生器１４の出力
信号３３はオアゲート１５に供給され、第４図に
示すように、そのままオアゲート１５の出力信号
３４としてアドレスカウンタ１６のクロツク端子
CKに供給される。これにより、アドレスカウン
タ１６は＋１され、アドレス「１」を示す。しか
して、アドレスカウンタ１６により生成されるア
ドレスで指定されるウインドウメモリ１２の
「１」番地から、その記憶データxLが読出される。
ウインドウメモリ１２からの読出しデータxLは比
較器２１のＢ入力に供給される。一方、比較器２
１のＡ入力には、レジスタ１３にセツトされた座
標値xiが供給される。
比較器２１は、Ａ入力内容xiとＢ入力内容xLの
大小を比較し、そのＡ≧Ｂ比較結果３６を端子Ａ
≧Ｂから、Ａ≦Ｂ比較結果３７を端子Ａ≦Ｂから
それぞれ出力する。比較器２１からのＡ≧Ｂ比較
結果３６およびＡ≦Ｂ比較結果３７はマルチプレ
クサ２２に供給される。マルチプレクサ２２は、
比較器２１からのＡ≧Ｂ比較結果３６またはＡ≦
Ｂ比較結果３７のいずれか一方を、アドレスカウ
ンタ１６の示すアドレスの最下位ビツトに応じて
選択する。マルチプレクサ２２は、アドレスカウ
ンタ１６の示すアドレスの最下位ビツトがこの例
のように１の場合、Ａ≧Ｂ比較結果３６を選択す
る。この場合のＡ≧Ｂ比較結果３６は、xi−xLの
結果の符号、即ちCi0を示す。マルチプレクサ２
２の選択出力データ（ビツト）はシフトレジスタ
２３のシリアル入力端子SINに供給される。
大小を比較し、そのＡ≧Ｂ比較結果３６を端子Ａ
≧Ｂから、Ａ≦Ｂ比較結果３７を端子Ａ≦Ｂから
それぞれ出力する。比較器２１からのＡ≧Ｂ比較
結果３６およびＡ≦Ｂ比較結果３７はマルチプレ
クサ２２に供給される。マルチプレクサ２２は、
比較器２１からのＡ≧Ｂ比較結果３６またはＡ≦
Ｂ比較結果３７のいずれか一方を、アドレスカウ
ンタ１６の示すアドレスの最下位ビツトに応じて
選択する。マルチプレクサ２２は、アドレスカウ
ンタ１６の示すアドレスの最下位ビツトがこの例
のように１の場合、Ａ≧Ｂ比較結果３６を選択す
る。この場合のＡ≧Ｂ比較結果３６は、xi−xLの
結果の符号、即ちCi0を示す。マルチプレクサ２
２の選択出力データ（ビツト）はシフトレジスタ
２３のシリアル入力端子SINに供給される。
パルス発生器１４は、データライト信号３２に
応じて１回目のパルス発生を行なつた後一定時間
が経過すると、第４図に示すように２回目のパル
ス発生を行なう。パルス発生器１４の出力信号３
３は、オアゲート１５に供給されると共に、シフ
トレジスタ２３のクロツク端子CKに供給される。
シストレジスタ２３は、パルス発生器１４のパル
ス発生により１ビツトシフト動作を行なう。これ
により、シフトレジスタ２３のシリアル入力端子
SINに供給されていたマルチプレクサ２２の選択
出力データ（この例ではxi−xLの結果の符号であ
るCi0）が、シフトレジスタ２３にシリアル入力
される。また、パルス発生器１４の（２回目の）
パルス発生によりアドレスカウンタ１６は再び＋
１され、アドレス「２」を示す。しかして、ウイ
ンドウメモリ１２の「２」番地から、その記憶デ
ータxRが読出される。ウインドウメモリ１２から
の読出しデータxRは比較器２１のＢ入力に供給さ
れる。一方、比較器２１のＡ入力には、レジスタ
１３にセツトされた座標値xiが前回同様供給され
ている。比較器２１は、Ａ入力内容xiとＢ入力内
容のxRの大小を比較し、そのＡ≧Ｂ比較結果３６
の端子Ａ≧Ｂから、Ａ≦Ｂ比較結果３７を端子Ａ
≦Ｂからそれぞれ出力する。比較器２１からのＡ
≧Ｂ比較結果３６およびＡ≦Ｂ比較結果３７はマ
ルチプレクサ２２に供給される。
応じて１回目のパルス発生を行なつた後一定時間
が経過すると、第４図に示すように２回目のパル
ス発生を行なう。パルス発生器１４の出力信号３
３は、オアゲート１５に供給されると共に、シフ
トレジスタ２３のクロツク端子CKに供給される。
シストレジスタ２３は、パルス発生器１４のパル
ス発生により１ビツトシフト動作を行なう。これ
により、シフトレジスタ２３のシリアル入力端子
SINに供給されていたマルチプレクサ２２の選択
出力データ（この例ではxi−xLの結果の符号であ
るCi0）が、シフトレジスタ２３にシリアル入力
される。また、パルス発生器１４の（２回目の）
パルス発生によりアドレスカウンタ１６は再び＋
１され、アドレス「２」を示す。しかして、ウイ
ンドウメモリ１２の「２」番地から、その記憶デ
ータxRが読出される。ウインドウメモリ１２から
の読出しデータxRは比較器２１のＢ入力に供給さ
れる。一方、比較器２１のＡ入力には、レジスタ
１３にセツトされた座標値xiが前回同様供給され
ている。比較器２１は、Ａ入力内容xiとＢ入力内
容のxRの大小を比較し、そのＡ≧Ｂ比較結果３６
の端子Ａ≧Ｂから、Ａ≦Ｂ比較結果３７を端子Ａ
≦Ｂからそれぞれ出力する。比較器２１からのＡ
≧Ｂ比較結果３６およびＡ≦Ｂ比較結果３７はマ
ルチプレクサ２２に供給される。
マルチプレクサ２２は、アドレスカウンタ１６
の示すアドレスの最下位ビツトがこの例のように
０の場合、前回と異なつてＡ≦Ｂ比較結果３７を
選択する。この場合のＡ≦Ｂ比較結果３７は、xR
−xiの結果の符号、即ちCi1を示す。マルチプレ
クサ２２の選択出力データ（ビツト）は、前記し
たように、シフトレジスタ２３のシリアル入力端
子SINに供給される。
の示すアドレスの最下位ビツトがこの例のように
０の場合、前回と異なつてＡ≦Ｂ比較結果３７を
選択する。この場合のＡ≦Ｂ比較結果３７は、xR
−xiの結果の符号、即ちCi1を示す。マルチプレ
クサ２２の選択出力データ（ビツト）は、前記し
たように、シフトレジスタ２３のシリアル入力端
子SINに供給される。
上記したように、この実施例によれば、コント
ローラがステツプS6のxiセツト処理を実行する
と、アドレスカウンタ１６がアドレス「１」を示
してxi−xLの結果の符号（Ci0）が発生され、次
に同xi−xLの結果の符号（Ci0）がシフトレジス
タ２３にシリアル入力されると共に、アドレスカ
ウンタ１６のアドレスが「２」を示してxR−xiの
結果の符号（Ci1）が発生される。第１図の交差
判定回路においては、上記した動作は、次のステ
ツプS7の開始時までの間に実行される。
ローラがステツプS6のxiセツト処理を実行する
と、アドレスカウンタ１６がアドレス「１」を示
してxi−xLの結果の符号（Ci0）が発生され、次
に同xi−xLの結果の符号（Ci0）がシフトレジス
タ２３にシリアル入力されると共に、アドレスカ
ウンタ１６のアドレスが「２」を示してxR−xiの
結果の符号（Ci1）が発生される。第１図の交差
判定回路においては、上記した動作は、次のステ
ツプS7の開始時までの間に実行される。
コントローラは、第２図に示すステツプS6の
xiセツト処理を終了すると、同ステツプS6と同
様にしてyiのセツ処理を実行する。yiがレジスタ
１３にセツトされると、シフトレジスタ２３が１
ビツトシフト動作を行なう。これにより、マルチ
プレクサ２２の選択出力データ（この例ではxR−
xiの結果の符号であるCi1）が、シフトレジスタ
２３にシリアル入力される。またyiがレジスタ１
３にセツトされると、アドレスカウンタ１６が＋
１され、アドレスカウンタ１６のアドレスは
「３」を示す。これによりウインドウメモリ１２
の「３」番地から、その記憶データyBが読出され
る。この場合、比較器２１では、レジスタ１３に
セツトされているyiとウインドウメモリ１２から
のyBとの大小が比較される。そして比較器２１の
比較結果のうち、Ａ≧Ｂ比較結果３６、即ちyi−
yBの結果の符号（Ci2）がマルチプレクサ２２か
ら出力される。
xiセツト処理を終了すると、同ステツプS6と同
様にしてyiのセツ処理を実行する。yiがレジスタ
１３にセツトされると、シフトレジスタ２３が１
ビツトシフト動作を行なう。これにより、マルチ
プレクサ２２の選択出力データ（この例ではxR−
xiの結果の符号であるCi1）が、シフトレジスタ
２３にシリアル入力される。またyiがレジスタ１
３にセツトされると、アドレスカウンタ１６が＋
１され、アドレスカウンタ１６のアドレスは
「３」を示す。これによりウインドウメモリ１２
の「３」番地から、その記憶データyBが読出され
る。この場合、比較器２１では、レジスタ１３に
セツトされているyiとウインドウメモリ１２から
のyBとの大小が比較される。そして比較器２１の
比較結果のうち、Ａ≧Ｂ比較結果３６、即ちyi−
yBの結果の符号（Ci2）がマルチプレクサ２２か
ら出力される。
さて、yiがレジスタ１３にセツトされてから一
定時間が経過すると、マルチプレクサ２２の選択
出力データ（この例ではyi−yBの結果の符号であ
るCi2）が、シフトレジスタ２３にシリアル入力
される。また、アドレスカウンタ１６が＋１さ
れ、アドレスカウンタ１６のアドレス「０」を示
す。これによりウインドウメモリ１２の「０」番
地から、その記憶データyTが読出される。この場
合、比較器２１では、レジスタ１３にセツトされ
ているyiとウインドウメモリ１２からのyTとの大
小が比較される。そして比較器２１の比較結果の
うち、Ａ≦Ｂ比較結果３７、即ちyT−yiの結果の
符号（Ci3）がマルチプレクサ２２から選択出力
される。
定時間が経過すると、マルチプレクサ２２の選択
出力データ（この例ではyi−yBの結果の符号であ
るCi2）が、シフトレジスタ２３にシリアル入力
される。また、アドレスカウンタ１６が＋１さ
れ、アドレスカウンタ１６のアドレス「０」を示
す。これによりウインドウメモリ１２の「０」番
地から、その記憶データyTが読出される。この場
合、比較器２１では、レジスタ１３にセツトされ
ているyiとウインドウメモリ１２からのyTとの大
小が比較される。そして比較器２１の比較結果の
うち、Ａ≦Ｂ比較結果３７、即ちyT−yiの結果の
符号（Ci3）がマルチプレクサ２２から選択出力
される。
上記したように、この実施例によれば、コント
ローラがステツプS7のyiセツト処理を実行する
と、xR−xiの結果の符号（Ci1）がシフトレジス
タ２３にシリアル入力されると共に、アドレスカ
ウンタ１６がアドレス「３」を示してyi−yBの結
果の符号（Ci2）が発生され、次に同yi−yBの結
果の符号（Ci2）がシフトレジスタ２３にシリア
ル入力されると共に、アドレスカウンタ１６のア
ドレス「０」を示してyT−yiの結果の符号（Ci3）
が発生される。
ローラがステツプS7のyiセツト処理を実行する
と、xR−xiの結果の符号（Ci1）がシフトレジス
タ２３にシリアル入力されると共に、アドレスカ
ウンタ１６がアドレス「３」を示してyi−yBの結
果の符号（Ci2）が発生され、次に同yi−yBの結
果の符号（Ci2）がシフトレジスタ２３にシリア
ル入力されると共に、アドレスカウンタ１６のア
ドレス「０」を示してyT−yiの結果の符号（Ci3）
が発生される。
コントローラは、上記した始点Piのｘ座標xiお
よびｙ座標yiのセツト処理（ステツプS6、S7）
を実行すると、終点Pjのｘ座標xjのセツト処理
（ステツプS8）を実行し、続いてｙ座標yjのセツ
ト処理（ステツプS9）を実行する。前記した動
作説明から明らかなように、コントローラがステ
ツプS8のxjセツト処理を実行すると、アドレス
カウンタ１６がアドレス「１」を示してxj−xLの
結果の符号（Cj0））が発生され、次に同xj−XL
の結果の符号（Cj0）がシフトレジスタ２３にシ
リアル入力されると共に、アドレスカウンタ１６
のアドレスが「２」を示してxR−xjの結果の符号
（Cj1）が発生される。また、コントロールがステ
ツプS9のyjセツト処理を実行すると、xR−xjの結
果の符号（Cj1）がシフトレジスタ２３にシリア
ル入力されると共に、アドレスカウンタ１６がア
ドレス「３」を示してyj−yBの結果の符号（Cj2）
が発生され、次に同yj−yBの結果の符号（Cj2）
がシフトレジスタ２３にシリアル入力されると共
に、アドレスカウンタ１６のアドレスが「０」を
示してyT−yjの結果の符号（Cj3）が発生される。
よびｙ座標yiのセツト処理（ステツプS6、S7）
を実行すると、終点Pjのｘ座標xjのセツト処理
（ステツプS8）を実行し、続いてｙ座標yjのセツ
ト処理（ステツプS9）を実行する。前記した動
作説明から明らかなように、コントローラがステ
ツプS8のxjセツト処理を実行すると、アドレス
カウンタ１６がアドレス「１」を示してxj−xLの
結果の符号（Cj0））が発生され、次に同xj−XL
の結果の符号（Cj0）がシフトレジスタ２３にシ
リアル入力されると共に、アドレスカウンタ１６
のアドレスが「２」を示してxR−xjの結果の符号
（Cj1）が発生される。また、コントロールがステ
ツプS9のyjセツト処理を実行すると、xR−xjの結
果の符号（Cj1）がシフトレジスタ２３にシリア
ル入力されると共に、アドレスカウンタ１６がア
ドレス「３」を示してyj−yBの結果の符号（Cj2）
が発生され、次に同yj−yBの結果の符号（Cj2）
がシフトレジスタ２３にシリアル入力されると共
に、アドレスカウンタ１６のアドレスが「０」を
示してyT−yjの結果の符号（Cj3）が発生される。
したがつて、ステツプS9のyjセツト処理の終了
時点では、シフトレジスタ２３の出力端子Q6、
Q5、Q4、Q3からの出力データ（ビツト）は、点
Piの交差判定コードCiのCi0、Ci1、Ci2、Ci3を示
す。また、シフトレジスタ２３の出力端子Q2、
Q1、Q0からの出力データ（ビツト）は、点Pjの
交差判定コードCjのCj0、Cj1、Cj2を示し、マル
チプレクサ２２の選択出力データ（ビツト）は同
コードCjのCj3を示す。デコーダ２４は、シフト
レジスタ２３の出力端子Q6〜Q0からの出力デー
タとマルチプレクサ２２からの選択出力データと
の連結データ（８ビツト）がデコードし、Ci＝
（0000）であるか否かを示す交差判定信号ａ、Cj
＝（0000）であるか否かを示す交差判定信号ｂ、
Ci＝Cj＝（0000）であるか否かを示す交差判定信
号ｃ、およびCiANDCj＝（0000）であるか否かを
示す交差判定信号ｄを出力する。コントローラ
は、ステツプS9の実行を終了すると、デコーダ
２４から出力される４種の交差判定信号ａ〜ｄ
を、バツフア２５を介して読出し（ステツプ
S10）、以後の処理に使用する。ステツプS9の終
了時点においてデコーダ２４に入力されるデータ
は、上記したようにベクトルPiPjの始点Piの交差
判定コードCiと終点Pjの交差判定コードCjであ
る。したがつてステツプS10においてコントロー
ラにより読取られるデコーダ２４の出力信号、即
ち交差判定信号ａ〜ｄは、ベクトルPiPjに関する
正しい交差判定信号である。
時点では、シフトレジスタ２３の出力端子Q6、
Q5、Q4、Q3からの出力データ（ビツト）は、点
Piの交差判定コードCiのCi0、Ci1、Ci2、Ci3を示
す。また、シフトレジスタ２３の出力端子Q2、
Q1、Q0からの出力データ（ビツト）は、点Pjの
交差判定コードCjのCj0、Cj1、Cj2を示し、マル
チプレクサ２２の選択出力データ（ビツト）は同
コードCjのCj3を示す。デコーダ２４は、シフト
レジスタ２３の出力端子Q6〜Q0からの出力デー
タとマルチプレクサ２２からの選択出力データと
の連結データ（８ビツト）がデコードし、Ci＝
（0000）であるか否かを示す交差判定信号ａ、Cj
＝（0000）であるか否かを示す交差判定信号ｂ、
Ci＝Cj＝（0000）であるか否かを示す交差判定信
号ｃ、およびCiANDCj＝（0000）であるか否かを
示す交差判定信号ｄを出力する。コントローラ
は、ステツプS9の実行を終了すると、デコーダ
２４から出力される４種の交差判定信号ａ〜ｄ
を、バツフア２５を介して読出し（ステツプ
S10）、以後の処理に使用する。ステツプS9の終
了時点においてデコーダ２４に入力されるデータ
は、上記したようにベクトルPiPjの始点Piの交差
判定コードCiと終点Pjの交差判定コードCjであ
る。したがつてステツプS10においてコントロー
ラにより読取られるデコーダ２４の出力信号、即
ち交差判定信号ａ〜ｄは、ベクトルPiPjに関する
正しい交差判定信号である。
なお、前記実施例では、コントローラの処理ス
テツプを最少限にするために、パルス発生器１４
を設けた場合について説明したが、例えば第２図
に示すステツプS6〜S9を２回ずつ繰返す場合に
はパルス発生器１４な必要でない。この場合、オ
アゲート１５およびシフトレジスタ２３のクロツ
ク端子CKには、（パルス発生器１４の出力信号３
３に代えて）データライト信号３２を供給すれば
よい。また、パルス発生器１４を用いない場合、
例えばステツプS6、S7の組とステツプS8、Ｓの
９組の処理をそれぞれ２回ずつ行なうことも可能
である。この場合、マルチプレクサ２２の選択動
作の指定にアドレスカウンタ１６の示すアドレス
の最上位ビツトを用いればよい。また、比較器２
１に代えて、アドレスカウンタ１６の示すアドレ
スの所定フイールドに応じてＡ≧ＢまたはＡ≦Ｂ
のいずれか一方の大小比較を行なう比較器を用い
ることも可能である。この場合にはマルチプレク
サ２２は不要となる。
テツプを最少限にするために、パルス発生器１４
を設けた場合について説明したが、例えば第２図
に示すステツプS6〜S9を２回ずつ繰返す場合に
はパルス発生器１４な必要でない。この場合、オ
アゲート１５およびシフトレジスタ２３のクロツ
ク端子CKには、（パルス発生器１４の出力信号３
３に代えて）データライト信号３２を供給すれば
よい。また、パルス発生器１４を用いない場合、
例えばステツプS6、S7の組とステツプS8、Ｓの
９組の処理をそれぞれ２回ずつ行なうことも可能
である。この場合、マルチプレクサ２２の選択動
作の指定にアドレスカウンタ１６の示すアドレス
の最上位ビツトを用いればよい。また、比較器２
１に代えて、アドレスカウンタ１６の示すアドレ
スの所定フイールドに応じてＡ≧ＢまたはＡ≦Ｂ
のいずれか一方の大小比較を行なう比較器を用い
ることも可能である。この場合にはマルチプレク
サ２２は不要となる。
［発明の効果］
以上詳述したようにこの発明によれば、簡単な
ハードウエア構成でありながら、クリツピング処
理に必要な交差判定コードの生成が高速で行なえ
るので、交差判定の高速化が図れる。しかも、外
部のコントロール手段は、ウインドウデータおよ
びベクトルの座標値の書込み動作と、交差判定信
号の読取り動作といつた、極めて一般的なコント
ロール動作を行なうだけでよく、したがつて各種
のコントローラ、マイクロプロセツサの適用が可
能となる。
ハードウエア構成でありながら、クリツピング処
理に必要な交差判定コードの生成が高速で行なえ
るので、交差判定の高速化が図れる。しかも、外
部のコントロール手段は、ウインドウデータおよ
びベクトルの座標値の書込み動作と、交差判定信
号の読取り動作といつた、極めて一般的なコント
ロール動作を行なうだけでよく、したがつて各種
のコントローラ、マイクロプロセツサの適用が可
能となる。
第１図はこの発明の一実施例に係る交差判定回
路のブロツク構成図、第２図は動作を説明するた
めのフローチヤート、第３図は第１図のウインド
ウメモモリに対するウインドウデータの書込み例
を示す図、第４図は動作を説明するためのタイミ
ングチヤート、第５図はウインドウ内外の領域と
交差判定コードとの関係を示す図、第６図はソフ
トウエア手段による従来の交差判定処理手順を示
すフローチヤート、第７図は従来の交差判定回路
のブロツク構成図である。 １２……ウインドウメモリ（MEM）、１３…
…レジスタ（REG）、１４……パルス発生器
（PG）、１５……オアゲート（OR）、１６……ア
ドレスカウンタ（AC）、２１……比較器
（COMP）、２２……マルチプレクサ（MUX）、
２３……シリアル入力パラレル出力シフトレジス
タ（SR）、２４……デコーダ（DEC）。
路のブロツク構成図、第２図は動作を説明するた
めのフローチヤート、第３図は第１図のウインド
ウメモモリに対するウインドウデータの書込み例
を示す図、第４図は動作を説明するためのタイミ
ングチヤート、第５図はウインドウ内外の領域と
交差判定コードとの関係を示す図、第６図はソフ
トウエア手段による従来の交差判定処理手順を示
すフローチヤート、第７図は従来の交差判定回路
のブロツク構成図である。 １２……ウインドウメモリ（MEM）、１３…
…レジスタ（REG）、１４……パルス発生器
（PG）、１５……オアゲート（OR）、１６……ア
ドレスカウンタ（AC）、２１……比較器
（COMP）、２２……マルチプレクサ（MUX）、
２３……シリアル入力パラレル出力シフトレジス
タ（SR）、２４……デコーダ（DEC）。
Claims (1)
- 【特許請求の範囲】 １ ウインドウ境界を示すウインドウデータを記
憶するウインドウメモリと、このウインドウメモ
リのアドレスを生成するアドレスカウンタと、上
記ウインドウとの交差判定の対象となるベクトル
の座標を第１データライト信号に応じてラツチす
るレジスタと、上記第１データライト信号および
上記ウインドウメモリに対する書込みを指定する
第２データライト信号に応じ、上記アドレスカウ
ンタを制御するカウンタ制御回路と、上記レジス
タの出力データと上記ウインドウメモリからの読
出しデータとの大小を、上記アドレスカウンタで
生成されるアドレスの特定フイールドに応じて比
較する比較手段と、この比較手段の比較結果を順
次シリアル入力するシリアル入力パラレル出力シ
フトレジスタと、このシフトレジスタのパラレル
出力データに応じて交差判定信号を出力するデコ
ーダとを具備することを特徴とする交差判定回
路。 ２ 上記比較手段は、上記レジスタの出力データ
が上記ウインドウメモリからの読出しデータより
大きいか否かを示す第１比較結果または上記レジ
スタの出力データが上記ウインドウメモリからの
読出しデータより小さいか否かを示す第２比較結
果のいずれか一方を、上記アドレスカウンタで生
成されるアドレスの特定フイールドに応じて出力
するように構成されていることを特徴とする特許
請求の範囲第１項記載の交差判定回路。 ３ 上記比較手段が、上記レジスタの出力データ
と上記ウインドウメモリからの読出しデータとの
大小を比較して上記第１および第２比較結果を出
力する比較器と、この比較器から出力される上記
第１または第２比較結果のいずれか一方を、上記
アドレスカウンタで生成されるアドレスの特定フ
イールドに応じて選択するマルチプレクサとを有
していることを特徴とする特許請求の範囲第２項
記載の交差判定回路。 ４ 上記特定フイールドが、上記アドレスカウン
タで生成されるアドレスの最下位ビツトであるこ
とを特徴とする特許請求の範囲第２項または第３
項記載の交差判定回路。 ５ 上記カウンタ制御回路が、上記第１データラ
イト信号に応じてパルスを２回発生するパルス発
生器と、このパルス発生器の出力信号と上記第２
データライト信号との論理和をとり、その論理和
出力信号を上記アドレスカウンタのクロツク入力
に供給するゲート回路とを有していることを特徴
とする特許請求の範囲第４項記載の交差判定回
路。 ６ 上記パルス発生器の出力信号が上記シリアル
入力パラレル出力シフトレジスタのクロツク入力
に供給されることを特徴とする特許請求の範囲第
５項記載の交差判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25300984A JPS61131174A (ja) | 1984-11-30 | 1984-11-30 | 交差判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25300984A JPS61131174A (ja) | 1984-11-30 | 1984-11-30 | 交差判定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61131174A JPS61131174A (ja) | 1986-06-18 |
| JPH0145106B2 true JPH0145106B2 (ja) | 1989-10-02 |
Family
ID=17245215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25300984A Granted JPS61131174A (ja) | 1984-11-30 | 1984-11-30 | 交差判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61131174A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04291685A (ja) * | 1991-03-20 | 1992-10-15 | Mitsubishi Electric Corp | クリップ・テスタ回路及びクリップ・テスト方法 |
-
1984
- 1984-11-30 JP JP25300984A patent/JPS61131174A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61131174A (ja) | 1986-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1231186A (en) | Display control system | |
| JPH0355832B2 (ja) | ||
| JPS6326898B2 (ja) | ||
| JPH0570187B2 (ja) | ||
| US5020002A (en) | Method and apparatus for decomposing a quadrilateral figure for display and manipulation by a computer system | |
| EP0327001B1 (en) | Pattern data generating system | |
| JPH0145106B2 (ja) | ||
| US4574347A (en) | Data processing apparatus for performing high-speed arithmetic operations | |
| JP2553200B2 (ja) | 情報処理装置 | |
| KR880000994B1 (ko) | 마이크로 프로그램 제어방식 | |
| JPS59111533A (ja) | デジタルデ−タ演算回路 | |
| JP2874221B2 (ja) | 演算制御回路 | |
| JPS61131047A (ja) | パイプライン制御方式 | |
| KR940001013B1 (ko) | 영상처리 장치 및 그것을 사용하는 시스템 | |
| JPH0340072A (ja) | アドレス制御機能を備えたメモリ装置 | |
| RU2054713C1 (ru) | Устройство для кадрирования трехмерных изображений при отображении графической информации | |
| JPS6150190A (ja) | 高速ビツトマツプ展開装置 | |
| JPH02114292A (ja) | 表示制御装置 | |
| JPS60232597A (ja) | 表示装置 | |
| JPH049896A (ja) | マルチウィンドウ制御方式 | |
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| JPH0268672A (ja) | 画像処理プロセッサのアドレス発生部 | |
| JPH04227551A (ja) | アクセス制御回路 | |
| JPS63158608A (ja) | シ−ケンサの高速演算処理方式 | |
| JPH0573240B2 (ja) |