JPH0144014B2 - - Google Patents

Info

Publication number
JPH0144014B2
JPH0144014B2 JP22355282A JP22355282A JPH0144014B2 JP H0144014 B2 JPH0144014 B2 JP H0144014B2 JP 22355282 A JP22355282 A JP 22355282A JP 22355282 A JP22355282 A JP 22355282A JP H0144014 B2 JPH0144014 B2 JP H0144014B2
Authority
JP
Japan
Prior art keywords
aluminum layer
patterned
layer
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22355282A
Other languages
English (en)
Other versions
JPS59113627A (ja
Inventor
Juji Imai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP22355282A priority Critical patent/JPS59113627A/ja
Priority to US06/511,403 priority patent/US4629539A/en
Publication of JPS59113627A publication Critical patent/JPS59113627A/ja
Priority to US06/642,429 priority patent/US4642168A/en
Publication of JPH0144014B2 publication Critical patent/JPH0144014B2/ja
Granted legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/005Control means for lapping machines or devices
    • B24B37/013Devices or means for detecting lapping completion
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/14Etching locally
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は、絶縁性基板上にパターン化されたア
ルミニウム層を形成する方法に関し、特に半導体
集積回路装置の配線層を形成する場合に適用して
好適なものである。
半導体集積回路装置の配線層は、種々の理由で
アルミニウム(Al)層でなるのを普通とする。
半導体集積回路装置のアルミニウム層でなる配
線層を形成したりするにつき、従来は、半導体基
板上にパターン化されるべきアルミニウム層を形
成し、次に、そのアルミニウム層上にパターン化
されたフオトレジストによるマスク層を形成し、
しかる後、パターン化されるべきアルミニウム層
に対する、上記マスク層をマスクとした、パター
ン化されるべきアルミニウム層をエツチングする
ことができるエツチング液を用いた化学エツチン
グを、予定の一定時間だけ行うことによつて、パ
ターン化されたアルミニウム層を、配線層として
形成するのを普通としていた。
しかしながら、このような従来の方法の場合、
パターン化せられるべきアルミニウム層に対す
る、パターン化されたマスク層をマスクとした、
パターン化されるべきアルミニウム層をエツチン
グすることができるエツチング液を用いた化学エ
ツチングを行う工程において、パターン化された
アルミニウム層が、側方から、上述した予定の一
定時間に応じた量エツチングされたもの即ち所謂
サイドエツチングされたものとして得られるのを
余儀なくされる。このため、パターン化されたア
ルミニウム層が、マスク層のパターンよりもサイ
ドエツチされた量だけ、一周り小さなパターンを
有するものとして形成される。
ところで、パターン化されたアルミニウム層
は、マスク層のパターンと同じパターンで得られ
るのが望ましい。
その理由は、マスク層を、形成せんとするパタ
ーン化されたアルミニウム層の所期のパターンと
同じパターンに形成し置くだけで、パターン化さ
れたアルミニウム層を、所期のパターンを有する
ものとして形成することが出来るからである。
しかしながら、パターン化されたアルミニウム
層が、マスク層のパターンよりもサイドエツチン
グされた量だけ、一周り小さなパターンを有する
ものとして形成されても、上述した化学エツチン
グを行う工程において、アルミニウム層がサイド
エツチングされる量が予側されていれば、マスク
層を、予側されているサイドエツチングされる量
を見込んで、形成せんとするパターン化されたア
ルミニウム層の所期のパターンよりも一周り大き
なパターンに、予め形成しておくことにより、パ
ターン化されたアルミニウム層を、所期のパター
ンを有するものとして形成することが出来る。
しかしながら、上述した従来の方法による場
合、上述した化学エツチングを、上述した予定の
一定時間行うにしても、上述した化学エツチング
を行う工程において、上述したサイドエツチング
される量が、化学エツチングに用いるエツチング
液の温度、エツチング液のパターン化されるべき
アルミニウム層に対する流れ具合などに依存する
ため、上述したサイドエツチングされる量を予測
するのが極めて困難であつた。
このため、上述した従来の方法の場合、パター
ン化されたアルミニウム層を、所期のパターンを
有するものとして、再現性良く、微細に、高精度
に形成するのが極めて困難であつた、などの欠点
を有していた。
よつて本発明は、上述した欠点のない、新規な
パターン化されたアルミニウム層を形成する方法
を提供せんとするものである。
本発明者は、第1図Aに示すような、例えば、
シリコンでなる基板1上に例えば酸化シリコン
(SiO2)でなる絶縁層2を形成している絶縁性基
板3を予め用意し、そして、その絶縁性基板3の
絶縁層2上に、第1図Bに示すように、パターン
化されるべきアルミニウム層4を、それ自体は公
知の例えば蒸着によつて形成し、次に、そのパタ
ーン化されるべきアルミニウム層4上に、第1図
Cに示すように、パターン化された例えばフオト
レジストでなるマスク層5を、絶縁性基板3上の
アルミニウム層4上にフオトレジスト層を形成
し、そのフオトレジスト層に対するフオトマスク
を用いた露光、続く現像を行うという、それ自体
は公知の方法によつて形成し、絶縁性基板3上に
パターン化されるべきアルミニウム層4が形成さ
れ、そのアルミニウム層4上にパターン化された
マスク層5が形成されている基板体6を得た。
そして、その基板体6を、第2図に示すよう
に、燐酸を溶質の主体としている水溶液でなる電
解液11を収容している槽12内に、アルミニウ
ム層4が略々垂直面上に延長するように浸漬さ
せ、また、その槽12内に、例えば白金でなる電
極13を、基板体6のアルミニウム層4と対向す
るように浸漬させ、そして、基板体6におけるパ
ターン化されるべきアルミニウム層4を、マスク
層5によつてマスクされていない領域において、
直流電源14の正極側に接続し、また、電電極1
3を、直流電源14の負極側に接続して、アルミ
ニウム層4に対する、マスク層5をマスクとし、
且つ燐酸を溶質の主体としている水溶液でなる電
解液11を用いた電解エツチングを行つた。
但し、この場合、燐酸を溶質の主体としている
水溶液でなる電解液11を、50〜80%濃度の燐酸
を溶質の主体としている水溶液でなるものとし
た。
しかるときは、アルミニウム層4のマスク層5
によつてマスクされていない領域が陽極として作
用し、また、電極13が陰極として作用して、ア
ルミニウム層4が、マスク層5によつてマスクさ
れていない領域において、第3図Aに示すエツチ
ングされていない状態から、第3図Bで一般的に
示すような、表面からエツチングされつつある状
態を経て、第3図Cで一般的に示すように、全厚
さに亘つてエツチングされて、パターン化された
アルミニウム層7が、マスク層5下に形成される
ことを確認するに到つた。但し、この場合、電極
13を白金でなるものとした。
また、本発明者は、上述した電解エツチング
を、パターン化されるべきアルミニウム層4と電
極13との間に接続している直接電源14を直流
定電圧源とし、そしてその直流定電圧源から、パ
ターン化されるべきアルミニウム層4を通つて流
れる電流l(mA)を、電流計16を用いて測定
しながら行つた。
しかるときは、時間t(分)に対する電圧Vの
関係が、第4図に示すように、時点ta′までの間
においては、電流Iが時間tと共に僅かづつ上昇
するが、時点ta′から電流Iが急激に小になるも
のとして得られた。
さらに、本発明者は、上述した時間tに対する
電流Iの関係と、アルミニウム層4の、マスク層
5によつてマスクされていない領域のエツチング
の状態とを調べた結果、電流Iが時間tと共に僅
かづつ下降し始める時点ta′までの間においては、
アルミニウム層4の、マスク層5によつてマスク
されていない領域が、時間tと共に表面からエツ
チングされるが、時点ta′に達すれば、アルミニ
ウム層4の、マスク層5によつてマスクされてい
ない領域が、その全厚さに亘つてエツチングさ
れ、第3図Cで一般的に示すように、パターン化
されたアルミニウム層7が得られていることを確
認するに到つた。
なおさらに、本発明者は、上述した電解エツチ
ングを、上述した電流Iが、急激に小になる時点
ta′即ちアルミニウム層4の、マスク層5によつ
てマスクされていない領域が、その全厚さに亘つ
てエツチングされる時点まで行つて、上述したパ
ターン化されたアルミニウム層7を形成する場
合、そのパターン化されたアルミニウム層7は、
一般に、その側面が、第3図Cでマスク層5の側
面より内側にあるものとして示されているよう
に、サイドエツチングされたものとして得られて
いることを確認するに到つた。
また、本発明者は、上述した電解エツチング
を、直流電源14を上述したように直流定電圧源
とし、また電解液11の温度T(℃)を一定温度
Te(℃)として、直流電源14から基板体6にお
けるアルミニウム層4、及び電極13を通つて、
電解液11に流れる電流I(mA)を変え、従つ
て、アルミニウム層4に流れる電流の密度J
(mA/cm2)を変えて、上述した電流が、急激に
小になる時点ta′まで、即ちアルミニウム層4の、
マスク層5によつてマスクされていない領域が、
その全厚さに亘つてエツチングされる時点まで行
つて、上述したパターン化されたアルミニウム層
7を形成し、そして、そのアルミニウム層7がサ
イドエツチングされている量即ちサイドエツチン
グ量Y(μm)を測定した。
しかるときは、電解液11の温度Tをパラメー
タとする電流密度Jに対する上述したサイドエツ
チング量Yの関係が、一般に、第5図に示すよう
に得られた。なお、第5図に示されている温度
T1及びT2は、T1<T2なる関係を有する。
よつて、第5図に示す測定結果から、電解液1
1の温度Tを一定温度Te(℃)とした場合、電流
密度Jを大とすれば、上述したサイドエツチング
量Yが小になることを確認するに到つた。
また、このように電流密度Jが大になるよう
に、電解液11に流れる電流を大とすれば、サイ
ドエツチング量Yが小となるものとして得られる
のは、電流密度Jを大とすれば、アルミニウム層
4と電極13との間の電界強度が、主として、ア
ルミニウム層4と電極13とを結ぶ方向に関し、
他の方向に比し格段的に強くなり、このため、ア
ルミニウム層4のマスク層5によつてマスクされ
ていない領域が厚さ方向にエツチングされる速度
と、面方向にエツチングされる速度との比が大に
なるからであることも確認するに到つた。
さらに、電流密度Jを一定とした場合、電解液
11の温度Tを低くすれば、上述したサイドエツ
チング量Yが小になることを確認するに到つた。
なおさらに、上述したサイドエツチング量Yを
同じ値で得るにつき、電解液11の温度Tを高く
すれば、これに応じて電流密度Jを大にすればよ
いことも確認するに到つた。
また、第5図に示す測定結果から、上述したサ
イドエツチング量Yの値が零になるときの、電解
液11の温度Tに対する電流密度Jの関係が、第
6図に示すように、温度TがT1及びT2でなる場
合において、電流密度Jが、それぞれJ1及びJ2
値で得られること、及び上述したように、電解液
11の温度Tを一定とした場合、電流密度Jを大
とすれば、上述したサイドエツチング量Yが小に
なることから、上述した電解エツチングを、電解
液11の温度Tを温度Te(℃)にし、また電流密
度Jを、 Te=a・Je+b ……(1a) a={(T2−T1)/(J2−J1)} ×(1±0.1) ……(1b) b={(T1J2−T2J1)/(J2−J1)} ×(1±0.1) ……(1c) で与えられる電流密度Je(mA/cm2)以上の電流
密度にして行えば、上述したパターン化されたア
ルミニウム層7が、第7図に示すように、上述し
たサイドエツチング量Yが略々零であるものとし
て形成されることも確認するに到つた。
さらに、電解液11の温度Tに対する電流密度
Jの関係が、第6図の示すように得られること、
及び、上述したように、電流密度Jを一定電流密
度Je(mA/cm2)とした場合、電解液11の温度
Tを低くすれば、上述したサイドエツチング量Y
が小になることから、上述した電解エツチング
を、電流密度JをJe(mA/cm2)にし、電解液1
1の温度Tを、 Te=a・Je+b ……(2a) a={(T2−T1)/(J2−J1)} ×(1±0.1) ……(2b) b={(T1J2−T2J1)/(J2−J1)} ×(1±0.1) ……(2c) で与えられる温度Te(℃)以下の温度にして行え
ば、上述したパターン化されたアルミニウム層7
が、第7図に示すように、上述したサイドエツチ
ング量Yが略々零であるものとして形成されるこ
とも確認するに到つた。
よつて、本発明者は、特許請求の範囲に記載の
方法を、本発明による発明として提案するに到つ
た。
以上で、本発明によるパターン化されたアルミ
ニウム層を形成する方法が明らかとなつた。
このような本発明による方法によれば、パター
ン化されるべきアルミニウム層に対する、パター
ン化されたマスク層をマスクとした電解工ツチン
グをする工程において、電解エツチングを、直流
定電圧源からパターン化されるべきアルミニウム
層を通つて流れる電流が急激に小になる時点まで
行なつているので、形成されるパターン化された
アルミニウム層のサイドエツチング量を、第5図
で上述したところから明らかなように、電解液の
温度Tと電流密度Jとによつて、予測することが
できる。
一方、直流定電圧源から、パターン化されるべ
きアルミニウム層を通つて流れる電流が急激に小
になる時点は、これを、種々の電流検出器によつ
て、容易に検出し得、また、その電流検出器の出
力によつて、陽極としてのアルミニウム層と、こ
れに対する陰極電極との間に接続している直流定
電圧源をオフにしたり、直流定電圧源と、陽極と
してのアルミニウム層または陰極電極との間の線
路を切断したりするという簡易な手段によつて、
上述した電解エツチングを、直流定電圧源からパ
ターン化されるべきアルミニウム層を通つて流れ
る電流が、急激に小になる時点で、直ちに且つ容
易に終了させることができる。
従つて、本発明によるパターン化されたアルミ
ニウム層を形成する方法によれば、パターン化さ
れるべきアルミニウム層上にパターン化されたマ
スク層を形成する工程において、そのパターン化
されたマスクを、予測されるサイドエツチング量
Yを見込んで形成することにより、パターン化さ
れたアルミニウム層を、所期のパターンを有する
ものとして再現性良く、微細に、高精度に、容易
に形成することが出来る、という特徴を有する。
また、本発明によるパターン化されたアルミニ
ウム層を形成する方法によれば、上述した電解エ
ツチングを行う工程において、その電解エツチン
グを、電解液の温度Tを温度Te(℃)にし、電流
密度Jを、上述した(1a)〜(1c)式で与えら
れる電流密度Je(mA/cm2)以上の電流密度にし
て行えば、または、電流密度Jを電流密度Je
(mA/cm2)にし、電解液の温度Tを、上述した
(2a)〜(2c)式で与えられる温度Te(℃)以下
の温度にして行えば、パターン化されたアルミニ
ウム層が、サイドエツチング量Yが略々零である
ものとして形成される。
このため、本発明によるパターン化されたアル
ミニウム層を形成する方法によれば、パターン化
されたマスク層を形成する工程において、そのマ
スク層を、形成せんとするパターン化されたアル
ミニウム層の所期のパターンと同じパターンに形
成し、また、上述した電解エツチングの工程にお
いて、電解液の温度Tを温度Teとするとき、電
流密度Jを上述した(1a)〜(1c)式で与えら
れる電流密度Je以上の電流密度にし、または、電
流密度Jを電流密度Jeとするとき、電解液の温度
Tを上述した(2a)〜(2c)式で与えられる温
度Te以下の温度にすることによつて、パターン
化されたアルミニウム層を、所期のパターンを有
するものとして、再現性良く、微細に、高精度
に、容易に形成することができるという特徴を有
する。
また、本発明によるパターン化されたアルミニ
ウム層を形成する方法によつて形成される、パタ
ーン化されたアルミニウム層は、配線層として機
能する。
従つて、本発明は、半導体集積回路装置の配線
層を形成する場合に適用して極めて好適である、
という特徴を有する。
次に、本発明の実施例を述べよう。
実施例 第1図Aで上述したと同様に、基板1上に絶縁
層2を形成している絶縁性基板3を予め用意し
た。但し、この場合、基板1を、表面積が約40.0
cm2のシリコンでなるものとした。また、絶縁層2
を酸化シリコン(SiO2)でなるものとした。
そして、絶縁性基板3の絶縁層2上に、第1図
Bで上述したと同様に、パターン化されるべきア
ルミニウム層4を形成した。但し、この場合、ア
ルミニウム層4を蒸着によつて、1μmの厚さに
形成した。
次に、このアルミニウム層4上に、第1図Cで
上述したと同様に、パターン化されたマスク層5
を形成した。但し、この場合、マスク層5を、ア
ルミニウム層4上に、フオトレジスト層を形成
し、そのフオトレジスト層に対するフオトマスク
を用いた露光、続く現像処理を行うことによつ
て、フオトレジストであるものとして形成した。
このようにして、第1図Cで上述したと同様
に、絶縁性基板3上にパターン化されるべきアル
ミニウム層4が形成され、そのアルミニウム層4
上にパターン化されたマスク層5が形成されてい
る基板体6を得た。
次に、基板体6を、第2図で上述したと同様
に、85%濃度の燐酸液でなる燐酸のみを溶質とし
た水溶液でなる電解液11を収容している槽12
内に、アルミニウム層4が、略々垂直面上に延長
するように浸漬させ、また、その槽12内に、白
金でなる電極13を、基板体6のアルミニウム層
4と対向するように浸漬させ、そして、基板体6
におけるパターン化されるべきアルミニウム層4
を、マスク層5によつてマスクされていない領域
において、直流定電圧源でなる直流電源14の正
極側に接続し、また、電極13を、直流電源14
の負極側に接続して、アルミニウム層4に対す
る、上述した燐酸を溶質としている水溶液でなる
電解液11を用いた電解エツチングを、直流電源
14からアルミニウム層4を通つて流れる電流1
が急激に小になる時点まで行い、パターン化され
たアルミニウム層7を得た。
但し、この場合、電解液11の温度を20.0℃と
し、また電解液11に通ずる電流を50.0mAとし、
従つて、アルミニウム層4に通ずる電流密度を、
1.25(=50.0mA/40.0cm2)mA/cm2とした。
しかるときは、パターン化されたアルミニウム
層7が、サイドエツチング量が略々零であるもの
として形成された。
【図面の簡単な説明】
第1図A,B及びCは、本発明によるパターン
化されたアルミニウム層を形成する方法の説明に
供する、パターン化されるべきアルミニウム層上
に、パターン化されたマスク層を形成する順次の
工程における、略線的断面図である。第2図は、
同様に、本発明によるパターン化されたアルミニ
ウム層を形成する方法の説明に供する、パターン
化されるべきアルミニウム層に対する電解エツチ
ングによつて、パターン化されたアルミニウム層
を形成する工程に示す、略線図である。第3図
は、同様に、本発明によるパターン化されたアル
ミニウム層を形成する方法の説明に供する、パタ
ーン化されるべきアルミニウム層に対する電解エ
ツチングによつて、パターン化されたアルミニウ
ム層を形成する工程における、略線的断面図であ
る。第4図は、同様に、本発明によるパターン化
されたアルミニウム層を形成する方法の説明に供
する、パターン化されるべきアルミニウム層に対
する電解エツチングによつて、パターン化された
アルミニウム層を形成する工程における、時間t
(分)に対する、直流定電圧源からパターン化さ
れるべきアルミニウム層を通つて流れる電流I
(mA)の関係を示す図である。第5図は、同様
に、本発明によるパターン化されたアルミニウム
層を形成する方法の説明に供する、パターン化さ
れるべきアルミニウム層に対する電解エツチング
によつて、パターン化されたアルミニウム層を形
成する工程における、電解液の温度をパラメータ
とした、電流密度J(mA//cm2)に対する、本
発明によつて形成されるパターン化されたアルミ
ニウム層のサイドエツチング量Y(μm)の関係
を示す図である。第6図は、同様に、本発明によ
るパターン化されたアルミニウム層を形成する方
法の説明に供する、パターン化されるべきアルミ
ニウム層に対する電解エツチングによつて、パタ
ーン化されたアルミニウム層を形成する工程にお
ける、本発明によつて形成されるパターン化され
たアルミニウム層のサイドエツチング量Yが零と
なるときの、電解液の温度T(℃)に対する、電
流密度J(mA/cm2)の関係を示す図である。第
7図は、本発明によるパターン化されたアルミニ
ウム層を形成する方法によつて得られる、パター
ン化されたアルミニウム層の一例を示す略線的断
面図である。 1……基板、2……絶縁層、3……絶縁性基
板、4……パターン化されるべきアルミニウム層
金属、5……パターン化されたマスク層、6……
基板体、7……パターン化されたアルミニウム
層、11……電解液、12……槽、13……電
極、14……直流電源、16……電流計。

Claims (1)

  1. 【特許請求の範囲】 1 絶縁性基板上にパターン化されるべきアルミ
    ニウム層を形成し、 該アルミニウム層上にパターン化されたマスク
    層を形成し、 しかる後、上記アルミニウム層に対する、上記
    マスク層をマスクとし、且つ燐酸を溶質の主体と
    している水溶液でなる電解液を用いた電解エツチ
    ングを、上記パターン化されるべきアルミニウム
    層を陽極とし、該陽極としてのパターン化される
    べきアルミニウム層とこれに対する陰極電極との
    間に直流定電圧源を接続して、上記陽極としての
    パターン化されるべきアルミニウム層と上記陰極
    電極との間の電流が、急激に小になる時点まで行
    うことによつて、パターン化されたアルミニウム
    層を形成することを特徴とするパターン化された
    アルミニウム層を形成する方法。
JP22355282A 1982-07-08 1982-12-20 パタ−ン化されたアルミニウム層を形成する方法 Granted JPS59113627A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP22355282A JPS59113627A (ja) 1982-12-20 1982-12-20 パタ−ン化されたアルミニウム層を形成する方法
US06/511,403 US4629539A (en) 1982-07-08 1983-07-07 Metal layer patterning method
US06/642,429 US4642168A (en) 1982-07-08 1984-08-20 Metal layer patterning method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22355282A JPS59113627A (ja) 1982-12-20 1982-12-20 パタ−ン化されたアルミニウム層を形成する方法

Publications (2)

Publication Number Publication Date
JPS59113627A JPS59113627A (ja) 1984-06-30
JPH0144014B2 true JPH0144014B2 (ja) 1989-09-25

Family

ID=16799941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22355282A Granted JPS59113627A (ja) 1982-07-08 1982-12-20 パタ−ン化されたアルミニウム層を形成する方法

Country Status (1)

Country Link
JP (1) JPS59113627A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322434A (ja) * 1989-06-19 1991-01-30 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS59113627A (ja) 1984-06-30

Similar Documents

Publication Publication Date Title
US4642168A (en) Metal layer patterning method
Schmidt et al. Anodic formation of oxide films on silicon
EP0171195B1 (en) Method for detecting endpoint of development
US4208257A (en) Method of forming an interconnection
US3723258A (en) Use of anodized aluminum as electrical insulation and scratch protection for semiconductor devices
US3314869A (en) Method of manufacturing multilayer microcircuitry including electropolishing to smooth film conductors
JPS59113626A (ja) パタ−ン化された金属層を形成する方法
JP3162910B2 (ja) ケイ素ボデーからなる物品の製造方法
JPH0144014B2 (ja)
JPS5994438A (ja) パタ−ン化されたアルミニウム層を形成する方法
JPH0228249B2 (ja) Pataankasaretadodenseisookeiseisuruhoho
US3785937A (en) Thin film metallization process for microcircuits
JPS6059319B2 (ja) パタ−ン化されたクロム層を形成する方法
JPS6056440B2 (ja) パタ−ン化されたアルミニウム層を形成する方法
JPS6059318B2 (ja) パタ−ン化されたAl−Cu合金層を形成する方法
JPS6059316B2 (ja) パタ−ン化されたアルミニウム層を形成する方法
JPS6056799B2 (ja) パタ−ン化された銅層を形成する方法
JPH0689891A (ja) 多孔質シリコン層の加工方法
JPS6059315B2 (ja) パタ−ン化されたアルミニウム層を形成する方法
JPS6056798B2 (ja) パタ−ン化されたアルミニウム層を形成する方法
JPS6058320B2 (ja) パタ−ン化されたAl−Si合金層を形成する方法
JPS6059317B2 (ja) パタ−ン化されたアルミニウム層を形成する方法
JPS59191315A (ja) パタ−ン化されたパ−マロイ層を形成する方法
JP3237125B2 (ja) 導電性膜の陽極酸化方法
US3531377A (en) Process for the oxidation of gallium-arsenide