JPH0142553B2 - - Google Patents
Info
- Publication number
- JPH0142553B2 JPH0142553B2 JP56125245A JP12524581A JPH0142553B2 JP H0142553 B2 JPH0142553 B2 JP H0142553B2 JP 56125245 A JP56125245 A JP 56125245A JP 12524581 A JP12524581 A JP 12524581A JP H0142553 B2 JPH0142553 B2 JP H0142553B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- video signal
- transistor
- composite video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000037431 insertion Effects 0.000 claims description 52
- 238000003780 insertion Methods 0.000 claims description 52
- 239000002131 composite material Substances 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 6
- 238000009499 grossing Methods 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】
本発明はパルス挿入回路に係り、特に映像信号
記録再生装置等において、複合映像信号に所望の
パルスを挿入するパルス挿入回路に関する。
記録再生装置等において、複合映像信号に所望の
パルスを挿入するパルス挿入回路に関する。
従来、映像信号記録再生装置等ではスロー、ス
チル等の特殊再生時に必要な同期パルスを複合映
像信号S1に挿入することがある。すなわち、特殊
再生時にノイズバンドが再生信号中の垂直同期期
間に入つたりすると、テレビ画面に上下のゆれを
生じる。これを防ぐため、強制的に擬似の垂直同
期信号（パルス）をうめ込んだりしている。この
挿入パルスは第１図に示すごときパルス挿入回路
により複合映像信号S1に挿入される。パルス挿入
回路は入力バツフア回路１、クランプ回路２、挿
入同期パルス入力回路３及び出力バツフア回路４
まで構成されており、前記複合映像信号S1は入力
バツフア回路１を介して出力バツフア回路４に入
力され、途中で複合映像信号S1のシンクチツプレ
ベルがクランプ回路２でクランプされ、挿入同期
パルスS2の入力により挿入パルスが形成され、出
力バツフア回路４から出力信号S3として出力され
る。
チル等の特殊再生時に必要な同期パルスを複合映
像信号S1に挿入することがある。すなわち、特殊
再生時にノイズバンドが再生信号中の垂直同期期
間に入つたりすると、テレビ画面に上下のゆれを
生じる。これを防ぐため、強制的に擬似の垂直同
期信号（パルス）をうめ込んだりしている。この
挿入パルスは第１図に示すごときパルス挿入回路
により複合映像信号S1に挿入される。パルス挿入
回路は入力バツフア回路１、クランプ回路２、挿
入同期パルス入力回路３及び出力バツフア回路４
まで構成されており、前記複合映像信号S1は入力
バツフア回路１を介して出力バツフア回路４に入
力され、途中で複合映像信号S1のシンクチツプレ
ベルがクランプ回路２でクランプされ、挿入同期
パルスS2の入力により挿入パルスが形成され、出
力バツフア回路４から出力信号S3として出力され
る。
第２図は第１図の回路図であり、複合映像信号
S1は入力バツフア回路１のバツフアトランジスタ
Q1からクランプ回路２のクランプ用コンデンサ
C1に印加される。クランプ回路２の直列に接続
されて電源（＋Vcc）と基準電位点（以下アース
という）の間に挿入されている抵抗R1、ダイオ
ードD2及び抵抗R2はクランプレベルを定める回
路であり、前記抵抗R1とダイオードD1の接続点
ａの電圧からダイオードD1の順方向電圧を減算
した電位に前記複合映像信号S1のシンクチツプレ
ベルがクランプされる。このクランプされた複合
映像信号S1は出力バツフア回路４の出力トランジ
スタQ2のベース電極に入力され、出力トランジ
スタQ2のエミツタホロワでクランプされた複合
映像信号S1が出力信号3として出力される。挿入
同期パルス回路３に設けられたパルス挿入スイツ
チ５が操作され、接点５ａと５ｂが接続されてい
ると正極性の挿入同期パルスS2は挿入パルス入力
端子６を介してトランジスタQ3のベース電極に
入力される。挿入同期パルスS2が印加された時点
でトランジスタQ3はオンとなりコレクタ電極と
エミツタ電極は短絡状態となる。従つて挿入同期
パルスS2の入力期間中、複合映像信号1は前記接
続点ａ点からダイオードD2の順方向電圧を減算
した電位に固定され、これにより前記のクランプ
された複合映像信号S1挿入パルスが形成される。
第２図中符号７〜１２は抵抗、、１６は入力コン
デンサ、１４，１５は平滑コンデンサである。
S1は入力バツフア回路１のバツフアトランジスタ
Q1からクランプ回路２のクランプ用コンデンサ
C1に印加される。クランプ回路２の直列に接続
されて電源（＋Vcc）と基準電位点（以下アース
という）の間に挿入されている抵抗R1、ダイオ
ードD2及び抵抗R2はクランプレベルを定める回
路であり、前記抵抗R1とダイオードD1の接続点
ａの電圧からダイオードD1の順方向電圧を減算
した電位に前記複合映像信号S1のシンクチツプレ
ベルがクランプされる。このクランプされた複合
映像信号S1は出力バツフア回路４の出力トランジ
スタQ2のベース電極に入力され、出力トランジ
スタQ2のエミツタホロワでクランプされた複合
映像信号S1が出力信号3として出力される。挿入
同期パルス回路３に設けられたパルス挿入スイツ
チ５が操作され、接点５ａと５ｂが接続されてい
ると正極性の挿入同期パルスS2は挿入パルス入力
端子６を介してトランジスタQ3のベース電極に
入力される。挿入同期パルスS2が印加された時点
でトランジスタQ3はオンとなりコレクタ電極と
エミツタ電極は短絡状態となる。従つて挿入同期
パルスS2の入力期間中、複合映像信号1は前記接
続点ａ点からダイオードD2の順方向電圧を減算
した電位に固定され、これにより前記のクランプ
された複合映像信号S1挿入パルスが形成される。
第２図中符号７〜１２は抵抗、、１６は入力コン
デンサ、１４，１５は平滑コンデンサである。
このパルス挿入回路では複合映像信号S1をクラ
ンプするダイオードD1と挿入パルスの先端レベ
ルを定めるダイオードD2の夫々の順方向電圧が
素子の特性上の誤差により異なるので、クランプ
された前記複合映像信号S1の同期パルスの先端レ
ベルとこの複合映像信号S1に形成された挿入パル
スの先端レベルに差が生じる欠点があつた。その
ため挿入パルスのレベルが低いときに、うまく同
期がかからずに再生画面上に垂直ガタ等を生ずる
ことがあつた。またクランプ用コンデンサC1の
ほかに平滑コンデンサ１４及び１５が必要であ
り、パルス挿入回路をIC化する際には、これら
のクランプ用コンデンサC1、平滑コンデンサ１
４及び１５は外付けとなるので外付け用の引出し
ピンが多くなり混成IC化には不適当である。
ンプするダイオードD1と挿入パルスの先端レベ
ルを定めるダイオードD2の夫々の順方向電圧が
素子の特性上の誤差により異なるので、クランプ
された前記複合映像信号S1の同期パルスの先端レ
ベルとこの複合映像信号S1に形成された挿入パル
スの先端レベルに差が生じる欠点があつた。その
ため挿入パルスのレベルが低いときに、うまく同
期がかからずに再生画面上に垂直ガタ等を生ずる
ことがあつた。またクランプ用コンデンサC1の
ほかに平滑コンデンサ１４及び１５が必要であ
り、パルス挿入回路をIC化する際には、これら
のクランプ用コンデンサC1、平滑コンデンサ１
４及び１５は外付けとなるので外付け用の引出し
ピンが多くなり混成IC化には不適当である。
本発明は上述した点にかんがみなされたもの
で、その目的は複合映像信号の同期パルスの先端
レベルと形成される挿入パルスの先端レベルが同
一レベルに保たれるパルス挿入回路を提供するに
ある。
で、その目的は複合映像信号の同期パルスの先端
レベルと形成される挿入パルスの先端レベルが同
一レベルに保たれるパルス挿入回路を提供するに
ある。
本発明は所定のクランプレベルをベースバイア
ス電圧に設定されたクランプ用のNPNトランジ
スタと、出力信号がエミツタホロワで出力される
PNPトランジスタとを設け、更に、前記NPNト
ランジスタのベース電極と前記PNPトランジス
タの出力電極となつているエミツタ電極とを挿入
パルス巾の期間、短絡するスイツチング手段を設
け、前記エミツタ電極に現われるクランプされた
複合映像信号を前記パルス巾の期間中、前記ベー
ス電極の電位と同一レベルとすることで、複合映
像信号に挿入パルスを形成するようにしたもので
ある。
ス電圧に設定されたクランプ用のNPNトランジ
スタと、出力信号がエミツタホロワで出力される
PNPトランジスタとを設け、更に、前記NPNト
ランジスタのベース電極と前記PNPトランジス
タの出力電極となつているエミツタ電極とを挿入
パルス巾の期間、短絡するスイツチング手段を設
け、前記エミツタ電極に現われるクランプされた
複合映像信号を前記パルス巾の期間中、前記ベー
ス電極の電位と同一レベルとすることで、複合映
像信号に挿入パルスを形成するようにしたもので
ある。
以下、本発明になるパルス挿入回路の一実施例
を図面と共に詳述する。
を図面と共に詳述する。
第３図と第４図において、第１図と第２図と同
一のものには同一符号を付してある。
一のものには同一符号を付してある。
第３図において、複合映像信号S1は入力バツフ
ア回路１ａを介して出力バツフア回路４ａに入力
され、途中で複合映像信号S1はシンクチツプレベ
ルでクランプ回路２ａによりクランプされる。挿
入同期パルス入力回路３ａはクランプ回路２ａと
出力バツフア回路４ａとを接続し、この接続点に
挿入同期パルスS2を印加する。出力バツフア回路
４ａは複合映像信号S1と、挿入同期パルスS2によ
り形成される挿入パルスとから成る出力信号S3を
出力端子１８から出力する。
ア回路１ａを介して出力バツフア回路４ａに入力
され、途中で複合映像信号S1はシンクチツプレベ
ルでクランプ回路２ａによりクランプされる。挿
入同期パルス入力回路３ａはクランプ回路２ａと
出力バツフア回路４ａとを接続し、この接続点に
挿入同期パルスS2を印加する。出力バツフア回路
４ａは複合映像信号S1と、挿入同期パルスS2によ
り形成される挿入パルスとから成る出力信号S3を
出力端子１８から出力する。
第４図は第３図の回路図である。クランプ回路
２ａはブリーダ回路を形成している抵抗R3及び
R4とNPN接合のクランプ用トランジスタQ4で構
成されている。抵抗R3とR4は直列に接続され、
一端が電源（＋Vcc）、他端が接地されている。抵
抗R3とR4の接続点はクランプ用トランジスタQ4
のベース電極にされ、エミツタ電極はクランプ用
コンデンサC2の一端に接続されている。抵抗R3
とR4の接続点の電位はクランプ電位となるよう
夫々の抵抗値が定められている。従つて、クラン
プ用コンデンサC2を通過した複合映像信号S1は
抵抗R3とR4及びクランプ用トランジスタQ4のの
ベースエミツタ接合電圧で定まるｂ点の電位にク
ランプされる。
２ａはブリーダ回路を形成している抵抗R3及び
R4とNPN接合のクランプ用トランジスタQ4で構
成されている。抵抗R3とR4は直列に接続され、
一端が電源（＋Vcc）、他端が接地されている。抵
抗R3とR4の接続点はクランプ用トランジスタQ4
のベース電極にされ、エミツタ電極はクランプ用
コンデンサC2の一端に接続されている。抵抗R3
とR4の接続点の電位はクランプ電位となるよう
夫々の抵抗値が定められている。従つて、クラン
プ用コンデンサC2を通過した複合映像信号S1は
抵抗R3とR4及びクランプ用トランジスタQ4のの
ベースエミツタ接合電圧で定まるｂ点の電位にク
ランプされる。
出力バツフア回路４ａはPNP接合の出力トラ
ンジスタQ5が設けてあり、この出力トランジス
タQ5のベース電極は前記クランプ用コンデンサ
C2の一端と接続され、クランプされた複合映像
信号S1をベース電極に受け、エミツタホロワでこ
のクランプされた複合映像信号S1を出力端子１８
を介して出力信号S3として出力する。
ンジスタQ5が設けてあり、この出力トランジス
タQ5のベース電極は前記クランプ用コンデンサ
C2の一端と接続され、クランプされた複合映像
信号S1をベース電極に受け、エミツタホロワでこ
のクランプされた複合映像信号S1を出力端子１８
を介して出力信号S3として出力する。
挿入同期パルス入力回路３ａのトランジスタ
Q6のベース電極はパルス挿入スイツチ５の接点
５ａと接続され、パルス挿入スイツチ５の接点５
ａと５ｂが閉じられているとき、挿入パルス入力
端子６を経由して挿入同期パルスS2が印加され
る。トランジスタQ6のコレクタ電極は出力トラ
ンジスタQ5のエミツタ電極と接続され、エミツ
タ電極はクランプ用トランジスタQ4のベース電
極に接続されている。符号２０は抵抗である。
Q6のベース電極はパルス挿入スイツチ５の接点
５ａと接続され、パルス挿入スイツチ５の接点５
ａと５ｂが閉じられているとき、挿入パルス入力
端子６を経由して挿入同期パルスS2が印加され
る。トランジスタQ6のコレクタ電極は出力トラ
ンジスタQ5のエミツタ電極と接続され、エミツ
タ電極はクランプ用トランジスタQ4のベース電
極に接続されている。符号２０は抵抗である。
ここで、パルス挿入スイツチ５の接点５ａと５
ｃが閉じられているとトランジスタQ6はオフと
なつている。複合映像信号S1はバツフアトランジ
スタQ7を介してクランプ用コンデンサC2に印加
され、シンクチツプレベルが前記したｂ点の電位
にクランプされる。クランプ用トランジスタQ4
のエミツタベース接合と、出力側トランジスタ
Q5のエミツタ接合とのｂ点の電位に対する電流
方向は同一となつているから、抵抗R3とR4で定
まるクランプ用トランジスタQ4のベースバイア
ス電圧でクランプされた複合映像信号S1が出力端
子１８を介して出力信号S3として出力される。
ｃが閉じられているとトランジスタQ6はオフと
なつている。複合映像信号S1はバツフアトランジ
スタQ7を介してクランプ用コンデンサC2に印加
され、シンクチツプレベルが前記したｂ点の電位
にクランプされる。クランプ用トランジスタQ4
のエミツタベース接合と、出力側トランジスタ
Q5のエミツタ接合とのｂ点の電位に対する電流
方向は同一となつているから、抵抗R3とR4で定
まるクランプ用トランジスタQ4のベースバイア
ス電圧でクランプされた複合映像信号S1が出力端
子１８を介して出力信号S3として出力される。
パルス挿入スイツチ５の接点５ａと５ｂが閉じ
られていると、挿入同期パルスS2が挿入パルス入
力端子６を介してトランジスタQ6のベース電極
に印加される。トランジスタQ6を挿入同期パル
スS2が入力されたとき飽和するように構成してお
けば、前記挿入同期パルスS2の期間中トランジス
タQ6はオンとなる。従つて出力トランジスタQ5
のエミツタ電極とクランプ用トランジスタQ4の
ベース電極は短絡される。このとき複合映像信号
S1は平滑用コンデンサ２１で平滑され、挿入同期
パルスの入力期間中、クランプ用トランジスタ
Q4のベース電極の電位に固定される。従つて、
出力トランジスタQ5のエミツタホロワ出力は前
記クランプされた複合映像信号S1に挿入すべき挿
入パルスが形成されたものとなり、これが出力端
子１８に出力信号S3として送出される。なお挿入
パルスの先端レベルは複合映像信号の同期レベル
の先端と同一レベルに保たれることなる。
られていると、挿入同期パルスS2が挿入パルス入
力端子６を介してトランジスタQ6のベース電極
に印加される。トランジスタQ6を挿入同期パル
スS2が入力されたとき飽和するように構成してお
けば、前記挿入同期パルスS2の期間中トランジス
タQ6はオンとなる。従つて出力トランジスタQ5
のエミツタ電極とクランプ用トランジスタQ4の
ベース電極は短絡される。このとき複合映像信号
S1は平滑用コンデンサ２１で平滑され、挿入同期
パルスの入力期間中、クランプ用トランジスタ
Q4のベース電極の電位に固定される。従つて、
出力トランジスタQ5のエミツタホロワ出力は前
記クランプされた複合映像信号S1に挿入すべき挿
入パルスが形成されたものとなり、これが出力端
子１８に出力信号S3として送出される。なお挿入
パルスの先端レベルは複合映像信号の同期レベル
の先端と同一レベルに保たれることなる。
以上述べたように本発明になる挿入回路はベー
スバイアス電圧が所定のクランプレベルに設定さ
れたNPNトランジスタと、エミツタホロワで出
力するPNPトランジスタのエミツタ電極及び
NPNトランジスタのベース電極を挿入パルス巾
の期間中短絡する短絡手段とを備えた構成として
あるため、同期パルスと形成された挿入パルスの
先端レベルが同一レベルに保たれる特長を有して
おり、磁気記録再生装置における擬似垂直同期信
号を挿入する挿入回路に適している。又、従来に
比べて外付けコンデンサの数が少なくてすむので
IC化又はハイブリツドIC化に適している。
スバイアス電圧が所定のクランプレベルに設定さ
れたNPNトランジスタと、エミツタホロワで出
力するPNPトランジスタのエミツタ電極及び
NPNトランジスタのベース電極を挿入パルス巾
の期間中短絡する短絡手段とを備えた構成として
あるため、同期パルスと形成された挿入パルスの
先端レベルが同一レベルに保たれる特長を有して
おり、磁気記録再生装置における擬似垂直同期信
号を挿入する挿入回路に適している。又、従来に
比べて外付けコンデンサの数が少なくてすむので
IC化又はハイブリツドIC化に適している。
第１図は従来のパルス挿入回路のブロツク図、
第２図は第１図の回路図、第３図は本発明になる
パルス挿入回路の一実施例のブロツク図、第４図
は第３図の回路図である。 図中符号１ａは入力バツフア回路、２ａはクラ
ンプ回路、３ａは挿入同期パルス入力回路、４ａ
は出力バツフア回路、５はパルス挿入スイツチ、
６は挿入パルス入力端子、２０，２２〜２６は抵
抗、２１は平滑コンデンサ、１７は入力端子、１
８は出力端子、C2はクランプ用コンデンサ、R3，
R4は抵抗、Q4，Q5，Q6，Q7はトランジスタであ
る。
第２図は第１図の回路図、第３図は本発明になる
パルス挿入回路の一実施例のブロツク図、第４図
は第３図の回路図である。 図中符号１ａは入力バツフア回路、２ａはクラ
ンプ回路、３ａは挿入同期パルス入力回路、４ａ
は出力バツフア回路、５はパルス挿入スイツチ、
６は挿入パルス入力端子、２０，２２〜２６は抵
抗、２１は平滑コンデンサ、１７は入力端子、１
８は出力端子、C2はクランプ用コンデンサ、R3，
R4は抵抗、Q4，Q5，Q6，Q7はトランジスタであ
る。
Claims (1)
- １ 複合映像信号にこの信号中の同期パルスのレ
ベルに応じて挿入パルスを形成するパルス挿入回
路において、ベースバイアス電圧が所定のクラン
プレベルに設定されたNPNトランジスタと、エ
ミツタホロワで出力するPNPトランジスタと、
このPNPトランジスタのエミツタ電極と前記
NPNトランジスタのベース電極とを前記挿入パ
ルスの期間、短絡する短絡手段とを具備し、前記
NPNトランジスタのエミツタ電極と前記PNPト
ランジスタのベース電極との接続点に前記複合映
像信号を印加して、前記短絡手段により前記複合
映像信号に挿入パルスを形成するよう構成したこ
とを特徴とするパルス挿入回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56125245A JPS5827484A (ja) | 1981-08-12 | 1981-08-12 | パルス插入回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56125245A JPS5827484A (ja) | 1981-08-12 | 1981-08-12 | パルス插入回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5827484A JPS5827484A (ja) | 1983-02-18 |
| JPH0142553B2 true JPH0142553B2 (ja) | 1989-09-13 |
Family
ID=14905361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56125245A Granted JPS5827484A (ja) | 1981-08-12 | 1981-08-12 | パルス插入回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5827484A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03259453A (ja) * | 1990-03-08 | 1991-11-19 | Mitsubishi Electric Corp | 電子装置システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS565413U (ja) * | 1979-06-27 | 1981-01-19 | ||
| JPS568367B2 (ja) * | 1977-07-21 | 1981-02-23 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6117651Y2 (ja) * | 1979-07-02 | 1986-05-29 |
-
1981
- 1981-08-12 JP JP56125245A patent/JPS5827484A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS568367B2 (ja) * | 1977-07-21 | 1981-02-23 | ||
| JPS565413U (ja) * | 1979-06-27 | 1981-01-19 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03259453A (ja) * | 1990-03-08 | 1991-11-19 | Mitsubishi Electric Corp | 電子装置システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5827484A (ja) | 1983-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0142553B2 (ja) | ||
| US4446483A (en) | Circuit arrangement for deriving a field synchronizing signal from an incoming signal | |
| KR920004332B1 (ko) | 버스트게이트펄스생성회로 | |
| JPH021425B2 (ja) | ||
| JPH0136380Y2 (ja) | ||
| JPS5934213Y2 (ja) | 制御信号切換回路 | |
| KR870001155Y1 (ko) | 의사 영상 동기 신호를 이용한 음성신호 녹음회로 | |
| JPH0629764Y2 (ja) | 高域補償回路 | |
| JPS6117651Y2 (ja) | ||
| JPS6333408Y2 (ja) | ||
| JP2785512B2 (ja) | ロータリトランスのクロストーク防止装置 | |
| JPS59132284A (ja) | クランプ回路を用いたビデオ信号処理回路 | |
| KR900008894Y1 (ko) | 영상신호 기록재생장치의 오디오 신호 뮤팅회로 | |
| JPS593603Y2 (ja) | ミユ−テイング回路 | |
| JPH023586B2 (ja) | ||
| KR870001477Y1 (ko) | 비데오 신호의 연속 보정회로 | |
| CA1208760A (en) | Vertical interval data blanker | |
| JPH04238388A (ja) | ディスプレイ装置のテスト回路および方法 | |
| JPS5838684Y2 (ja) | 垂直帰線消去回路 | |
| JP3403095B2 (ja) | クランプ回路 | |
| JPH0349504Y2 (ja) | ||
| JPH0568154B2 (ja) | ||
| JPS6224990B2 (ja) | ||
| JPH09187029A (ja) | Ｄｃレベルシフト回路 | |
| JPS5947909B2 (ja) | 同期分離装置 |