JPS59132284A - クランプ回路を用いたビデオ信号処理回路 - Google Patents
クランプ回路を用いたビデオ信号処理回路Info
- Publication number
- JPS59132284A JPS59132284A JP58230714A JP23071483A JPS59132284A JP S59132284 A JPS59132284 A JP S59132284A JP 58230714 A JP58230714 A JP 58230714A JP 23071483 A JP23071483 A JP 23071483A JP S59132284 A JPS59132284 A JP S59132284A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- transistor
- circuit
- resistor
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
- H04N5/185—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Synchronizing For Television (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、クランプ回路を用いたビデオ信号処理回路に
関する。その場合このクランプ回路は、クランプダイオ
ード、クランプレベルを定める基準電圧、およびビデオ
信号源と直列に接続されかつ 同期パルスを所定のレベ
ルにクランプするためのコンデンサから成っている。
関する。その場合このクランプ回路は、クランプダイオ
ード、クランプレベルを定める基準電圧、およびビデオ
信号源と直列に接続されかつ 同期パルスを所定のレベ
ルにクランプするためのコンデンサから成っている。
公知のようにビデオ信号は、色信号、輝度イ言号、帰線
消去信号および同期信号から成っている。この合成信号
は多くの個別段において処理される。ビデオ信号は特に
、同期信号を処理し、また水平および垂直偏向に必要な
制御信号を発生する段に供給される。この段は１つの集
積回路の中に設けられている。この集積回路には、発振
器段や、周波数および位相の正しい偏向周波数を発生す
る位相比較段と共に、同期信号分離段が設けられている
。最近のテレビ受像機には、種々のビデオ信号源、例え
ばチューナ、ビデオレコーダ、ビデオカメラ等を接続す
ることができる。これらのビデオ信号源は、ビデオスイ
ッチを介して後続の信号処理段と接続されている。この
場合、接続されているビデオ信号源の内部抵抗が異なる
ためにパルス−信号比、つまり同期・ξルスと映像信号
との比が所定ないし一定でなくなる、という問題が生じ
る。つまり、同期パルスを処理するための集積回路は一
定のノξルスー信号比を必要とするのに、それが得られ
ないのである。この段へ供給する前にビデオ信号を単純
に増幅しても、ノ々ルスー信号比は改善されず、従って
同期パルス分離段は所望通り同期パルスを処理すること
ができない。
消去信号および同期信号から成っている。この合成信号
は多くの個別段において処理される。ビデオ信号は特に
、同期信号を処理し、また水平および垂直偏向に必要な
制御信号を発生する段に供給される。この段は１つの集
積回路の中に設けられている。この集積回路には、発振
器段や、周波数および位相の正しい偏向周波数を発生す
る位相比較段と共に、同期信号分離段が設けられている
。最近のテレビ受像機には、種々のビデオ信号源、例え
ばチューナ、ビデオレコーダ、ビデオカメラ等を接続す
ることができる。これらのビデオ信号源は、ビデオスイ
ッチを介して後続の信号処理段と接続されている。この
場合、接続されているビデオ信号源の内部抵抗が異なる
ためにパルス−信号比、つまり同期・ξルスと映像信号
との比が所定ないし一定でなくなる、という問題が生じ
る。つまり、同期パルスを処理するための集積回路は一
定のノξルスー信号比を必要とするのに、それが得られ
ないのである。この段へ供給する前にビデオ信号を単純
に増幅しても、ノ々ルスー信号比は改善されず、従って
同期パルス分離段は所望通り同期パルスを処理すること
ができない。
英国特許第２０８４８３９号明細書には、サンプル回路
を用いた回路が開示されている。しかし種々のビデオ信
号源に対する切換スイッチの後で同期パルスが取出され
る場合には、このような回路を用いることができない。
を用いた回路が開示されている。しかし種々のビデオ信
号源に対する切換スイッチの後で同期パルスが取出され
る場合には、このような回路を用いることができない。
なぜならサンプル回路は、種々のビデオ信号源の内部抵
抗値が太きく、シかも相互に異なっている時は、それを
制御することができないからである。
抗値が太きく、シかも相互に異なっている時は、それを
制御することができないからである。
またドイツ連邦共和国特許出願公告第２６４５５３４号
公報には、可変抵抗を手動で調整することにより基準レ
ベル全設定するクランプ回路が開示されている。しかし
このクランプ回路でも、複数のビデオ信号源の異なる内
部抵抗への自動的整合を行なうことはできない。
公報には、可変抵抗を手動で調整することにより基準レ
ベル全設定するクランプ回路が開示されている。しかし
このクランプ回路でも、複数のビデオ信号源の異なる内
部抵抗への自動的整合を行なうことはできない。
発明の目的
本発明の課題は、接続されたビデオ信号源およびその内
部抵抗とは無関係に、上述の縮小した・ξルスー信号比
を拡大し、それにより後続のパルス処理段で一意的に同
期ノξルスを分離できるようにすることである。
部抵抗とは無関係に、上述の縮小した・ξルスー信号比
を拡大し、それにより後続のパルス処理段で一意的に同
期ノξルスを分離できるようにすることである。
本発明によればこの課題は、特許請求の範囲に記載した
構成によって解決される。
構成によって解決される。
次に本発明を要約的に説明する。すなわち、本発明はク
ランプ回路を用いてビデオ信号を処理する回路であって
、クランプ回路には、差動増幅器の動作抵抗の一部分と
して作用する抵抗が挿入接続される。この抵抗には、同
期ノξルスの持続期間中に付加的な電圧降下刃玉生じる
。そしてこの付加的な電圧降下によって、ビデオ信号源
の内部抵抗に基因する、同期ノξルスと映イ象信号との
比（）々ルスー信号比）の縮小が補償されるのである。
ランプ回路を用いてビデオ信号を処理する回路であって
、クランプ回路には、差動増幅器の動作抵抗の一部分と
して作用する抵抗が挿入接続される。この抵抗には、同
期ノξルスの持続期間中に付加的な電圧降下刃玉生じる
。そしてこの付加的な電圧降下によって、ビデオ信号源
の内部抵抗に基因する、同期ノξルスと映イ象信号との
比（）々ルスー信号比）の縮小が補償されるのである。
実施例の説明
次に図面を参照しながら実施例について本発明の詳細な
説明する。
説明する。
第１図は公知クランプ回路のブロック回路図である。こ
のクランプ回路によって、入力倶１１に加えられたビデ
オ信号の同期ノξルスが、基準電圧Ｖｒｅｆからクラン
プダイオード２によって定まる電圧降下分Ｖｂｅを引い
た値にクランプされる。クランプレベルはコンデンサ３
で形成される。同期パルスがピーク値にちる短い時間だ
け、電流Ｉがクランプダイオード２を流れる。ビデオ信
号源４が値Ｒｉの内部抵抗５を有しているとすると、こ
の内部抵抗によって同期ノξルスは圧縮される、つｔｒ
第１図に示す信号方向においてクランプレベルが比較的
高くなる。このレベル変位は内部抵抗５の値旧に依存し
て行なわれる。ビデオ信号源の種類によって内部抵抗値
Ｒ１は異なるので、それに応じてクランプレベルの変位
量も異なってくる。従って、後続する集積化パルス分離
段に対するノξルスー信号比もＪｌることになる。既述
のようにこのノξルスー信号比とは映像信号と同期ノ々
ルスとの比である。
のクランプ回路によって、入力倶１１に加えられたビデ
オ信号の同期ノξルスが、基準電圧Ｖｒｅｆからクラン
プダイオード２によって定まる電圧降下分Ｖｂｅを引い
た値にクランプされる。クランプレベルはコンデンサ３
で形成される。同期パルスがピーク値にちる短い時間だ
け、電流Ｉがクランプダイオード２を流れる。ビデオ信
号源４が値Ｒｉの内部抵抗５を有しているとすると、こ
の内部抵抗によって同期ノξルスは圧縮される、つｔｒ
第１図に示す信号方向においてクランプレベルが比較的
高くなる。このレベル変位は内部抵抗５の値旧に依存し
て行なわれる。ビデオ信号源の種類によって内部抵抗値
Ｒ１は異なるので、それに応じてクランプレベルの変位
量も異なってくる。従って、後続する集積化パルス分離
段に対するノξルスー信号比もＪｌることになる。既述
のようにこのノξルスー信号比とは映像信号と同期ノ々
ルスとの比である。
第２図は、チューナ６、ビデオレコーダ７゜ビデオカメ
ラ８等のビデオ信号源が、どのようにして５ＯＡａＴプ
ラグパネル９およびビデオスイノチ１０を介してテレビ
受像機１４の同期ノξルス段１１．クロマ信号段１２．
輝度信号段１３と接続されているかを示すブロック回路
図である。なおＳＭＡＲＴプラグパネルには、上述のビ
デオ信号源のプラグが差込まれるようになっている。
ラ８等のビデオ信号源が、どのようにして５ＯＡａＴプ
ラグパネル９およびビデオスイノチ１０を介してテレビ
受像機１４の同期ノξルス段１１．クロマ信号段１２．
輝度信号段１３と接続されているかを示すブロック回路
図である。なおＳＭＡＲＴプラグパネルには、上述のビ
デオ信号源のプラグが差込まれるようになっている。
次に第３図を参照しながら、上述の欠点を解消した本発
明による回路も説明する。ただしこの回路は、第２図に
示した個々の信号源すべてに対して設”けられるもので
ある。
明による回路も説明する。ただしこの回路は、第２図に
示した個々の信号源すべてに対して設”けられるもので
ある。
図示のビデオ信号源１５は内部抵抗１６を有し、そこで
クランプレベルが決定される結合コンデンサ１７を介し
て差動増幅器１８と接続されている。クランプレベルは
、トランジスタ１９のベースに加えられる基準電圧Ｖｒ
ｅｆによシ発生される。つまシ、負の同期パルスが持続
する間だけ導通するこのトランジスタのエミッタでベー
ス−エミッタ電圧Ｖｂｅだけ基準電圧Ｖｒｅｆよシ小さ
いクランプレベルＶｒｅｆ−Ｖｂｅが形成され・、る。
クランプレベルが決定される結合コンデンサ１７を介し
て差動増幅器１８と接続されている。クランプレベルは
、トランジスタ１９のベースに加えられる基準電圧Ｖｒ
ｅｆによシ発生される。つまシ、負の同期パルスが持続
する間だけ導通するこのトランジスタのエミッタでベー
ス−エミッタ電圧Ｖｂｅだけ基準電圧Ｖｒｅｆよシ小さ
いクランプレベルＶｒｅｆ−Ｖｂｅが形成され・、る。
本発明によれば、トランジスタ１９′のコレクタは抵抗
値ＲＭの抵抗２０を介して正の電圧ＶＣＣと接続される
。抵抗２０は差動増幅器１８の動作抵抗の一部分である
。差動増幅器１８のトランジスタ２１のコレクタ回路に
は値Ｒ２の抵抗２２が設けられている。このトランジス
タのエミッタ回路には値Ｒ１の抵抗２３が設けられてい
る。抵抗２３には、差動増幅器１８の第２のトランジス
タ２５のエミッタ抵抗２４（抵抗値Ｒ１）が結合されて
いる。トランジスタ２５のコレクタは電圧源ｖＣＣと接
続されている。２つの抵抗２３．２４は、定電流源２６
を介して基準電位と接続されている。トランジスタ２１
のベースには、値Ｖｒｅｆ −Ｖｌ）ｅのバイアス電圧
が印加されている。
値ＲＭの抵抗２０を介して正の電圧ＶＣＣと接続される
。抵抗２０は差動増幅器１８の動作抵抗の一部分である
。差動増幅器１８のトランジスタ２１のコレクタ回路に
は値Ｒ２の抵抗２２が設けられている。このトランジス
タのエミッタ回路には値Ｒ１の抵抗２３が設けられてい
る。抵抗２３には、差動増幅器１８の第２のトランジス
タ２５のエミッタ抵抗２４（抵抗値Ｒ１）が結合されて
いる。トランジスタ２５のコレクタは電圧源ｖＣＣと接
続されている。２つの抵抗２３．２４は、定電流源２６
を介して基準電位と接続されている。トランジスタ２１
のベースには、値Ｖｒｅｆ −Ｖｌ）ｅのバイアス電圧
が印加されている。
第４図のビデオ信号波形図を参照しながらこの回路の動
作について説明する。
作について説明する。
トランジスタ１９のエミッタにおいて、第４図ＡＫ示す
クランプレベルが形成される。既述のように、同期パル
スは圧縮される。つｌ）、パルス−信号比が小さくなる
。これは、信号源１５の内部抵抗１６のためである。第
３図に示した回路の目的は、このパルス−信号比？回復
すること、つまり信号を変化させることなく同期、Ｂル
ス振幅の縮少分を補償し、よって所定のノぐルスー信号
比全回榎することである。これは次のようにして行なわ
れる。すなわち、同期ノξルスの持続期間中にトランジ
スタ１９に・＋１加電流１を流し、それによや抵抗Ｒ２
０に付加的な軍圧降下葡生じさせるのである（第４図Ｂ
参照〕。
クランプレベルが形成される。既述のように、同期パル
スは圧縮される。つｌ）、パルス−信号比が小さくなる
。これは、信号源１５の内部抵抗１６のためである。第
３図に示した回路の目的は、このパルス−信号比？回復
すること、つまり信号を変化させることなく同期、Ｂル
ス振幅の縮少分を補償し、よって所定のノぐルスー信号
比全回榎することである。これは次のようにして行なわ
れる。すなわち、同期ノξルスの持続期間中にトランジ
スタ１９に・＋１加電流１を流し、それによや抵抗Ｒ２
０に付加的な軍圧降下葡生じさせるのである（第４図Ｂ
参照〕。
この付加的な電圧降下は差動増１−器１８の出力１１！
Ｉ ２７に貞畳し、そのためこの出力（ＮＵに、ｏルス
ー信号比の回復されたビデオ信号が現れる（第４図Ｃ参
照〕。
Ｉ ２７に貞畳し、そのためこの出力（ＮＵに、ｏルス
ー信号比の回復されたビデオ信号が現れる（第４図Ｃ参
照〕。
抵抗２０の抵抗値ＲＭは、信号源１５０内部抵抗１６に
依イずして同期ノξルスが正確に補償されるように、選
定される。つｔ５．ＲＭ＝Ｉ（２Ｘ ＩＬｉ／Ｉ（１に
なるような抵抗値が選ばれる。また抵抗′ｌｖｉＲＭを
相応に選定すれば、必景な場合、実際の圧４イｄ量以上
に同期パルスを補償することができる。
依イずして同期ノξルスが正確に補償されるように、選
定される。つｔ５．ＲＭ＝Ｉ（２Ｘ ＩＬｉ／Ｉ（１に
なるような抵抗値が選ばれる。また抵抗′ｌｖｉＲＭを
相応に選定すれば、必景な場合、実際の圧４イｄ量以上
に同期パルスを補償することができる。
第１図は公知のクランプ回路およびそれにょシ得られる
ビデオ信号の波形図、第２図はテレビ受像機と種々のビ
デオ信号源との接続関係を示すブロック図、第３図は本
発明による回路のブロック回路図、第４図は第３図に示
す回路の動作を説明するためのビデオ信号波形図である
。
ビデオ信号の波形図、第２図はテレビ受像機と種々のビ
デオ信号源との接続関係を示すブロック図、第３図は本
発明による回路のブロック回路図、第４図は第３図に示
す回路の動作を説明するためのビデオ信号波形図である
。
Claims (1)
- 【特許請求の範囲】 クランプダイオード、クランプレベル形成のための基ｉ
４電圧、およびビデオ信号源と直列に接（、元されかつ
同期パルス全所足のレベルにクランプするためのコンデ
ンサから成るクランプ回路が設けられ、その際内部抵抗
を異にする複数の・１６号源が切換スイッチを介して輝
度信号チャネル、クロマ１．４号チャネルないし色度信
号チャネルおよび振幅分離器と接続されている、クラン
プ回路を用いたビデオ信号処理回路において、切換スイ
ッチ（１０）の複数の入力側の前にそれぞれ差動増幅器
（１８）が設けられ、該差動増幅器に動作抵抗の一部分
として抵抗（２０）が挿入接続され、該抵抗と差動増幅
器（１８）の動作抵抗の一部分である別の抵抗（２２）
との接続点をトランジスタ（１９）のコレクタ電極と接
続することによって、同期パルスが持続している間。 前記抵抗（２０）に付加電流（Ｉ）による電圧降下が生
じ、また前記トランジスタ（１９）のエミッタが差動増
幅器（１８）のトランジスタ（２５）のペース、および
ビデオ信号源に直列なコンデンサ（１７）と接続され、
さらにトランジスタ（１９）のベースが基準電圧（Ｖｒ
ｅｆ）と接続され、それにより、同期パルスの持続期間
中にトランジスタ（１９）のコレクターエミッタ区間が
前記抵抗（２０）を通る付加電流を発生する、ことを特
徴とするクランプ回路を用いたビデオ信号処理回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823245300 DE3245300C1 (de) | 1982-12-08 | 1982-12-08 | Schaltungsanordnung zur Verarbeitung von Videosignalen mit einer Klemmschaltung |
| DE3245300.0 | 1982-12-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59132284A true JPS59132284A (ja) | 1984-07-30 |
| JPH0229272B2 JPH0229272B2 (ja) | 1990-06-28 |
Family
ID=6180043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58230714A Granted JPS59132284A (ja) | 1982-12-08 | 1983-12-08 | クランプ回路を用いたビデオ信号処理回路 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS59132284A (ja) |
| DE (1) | DE3245300C1 (ja) |
| FR (1) | FR2537814B1 (ja) |
| NL (1) | NL192864C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6266464U (ja) * | 1985-10-17 | 1987-04-24 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2327691A1 (fr) * | 1975-10-10 | 1977-05-06 | Thomson Csf | Dispositif de stabilisation automatique du niveau des signaux video et emetteurs de television utilisant un tel dispositif |
| CA1058158A (en) * | 1975-11-04 | 1979-07-10 | Mitsubishi Precision Co. | Gas sparger with axially adjustable elements |
| JPS56100584A (en) * | 1980-01-14 | 1981-08-12 | Matsushita Electric Ind Co Ltd | Processing device for chrominance components |
| US4331981A (en) * | 1980-09-25 | 1982-05-25 | Rca Corporation | Linear high gain sampling amplifier |
| JPS57152779A (en) * | 1981-03-18 | 1982-09-21 | Toshiba Corp | Synchronous signal clamping circuit for video signal |
-
1982
- 1982-12-08 DE DE19823245300 patent/DE3245300C1/de not_active Expired
-
1983
- 1983-12-07 NL NL8304229A patent/NL192864C/nl not_active IP Right Cessation
- 1983-12-07 FR FR8319599A patent/FR2537814B1/fr not_active Expired
- 1983-12-08 JP JP58230714A patent/JPS59132284A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6266464U (ja) * | 1985-10-17 | 1987-04-24 |
Also Published As
| Publication number | Publication date |
|---|---|
| NL8304229A (nl) | 1984-07-02 |
| FR2537814B1 (fr) | 1988-05-13 |
| NL192864C (nl) | 1998-03-04 |
| FR2537814A1 (fr) | 1984-06-15 |
| JPH0229272B2 (ja) | 1990-06-28 |
| DE3245300C1 (de) | 1984-03-22 |
| NL192864B (nl) | 1997-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2792496A (en) | Stabilized direct current setting apparatus | |
| US4064541A (en) | Constant pulse width sync regenerator | |
| US4115812A (en) | Automatic gain control circuit | |
| US4173769A (en) | Circuit arrangement a portion of which is included within in a monolithic integrated semiconductor body | |
| US4385319A (en) | Synchronization signal separating circuit | |
| US2801364A (en) | Circuit-arrangement in which a signal is supplied to a control-device | |
| US3641258A (en) | Sample-and-hold circuit | |
| US3879576A (en) | Synchronizing signal separating circuit | |
| CA1126861A (en) | Sync separator with a lock-ahead clamp | |
| US4172262A (en) | Line sampling circuit for television receiver | |
| US4173023A (en) | Burst gate circuit | |
| US4456927A (en) | Video circuitry | |
| JPS6111022B2 (ja) | ||
| US4424528A (en) | Video circuit | |
| JPS59132284A (ja) | クランプ回路を用いたビデオ信号処理回路 | |
| US4860099A (en) | Video signal processing circuit for VTR system | |
| US3745241A (en) | Television receiver for separating and reproducing multiplexed video signals | |
| US4337478A (en) | Composite timing signal generator with predictable output level | |
| US3903365A (en) | Synchronizing separator circuit | |
| US3225139A (en) | Gated transistor a.g.c. in which gating causes base to collector conduction | |
| US5229854A (en) | Vertical sync separator | |
| CA1100227A (en) | Video blanking circuit | |
| CA1090466A (en) | Tv sync pulse separator and noise gate | |
| US3740473A (en) | Television receiver having a phase comparison circuit and a gain control circuit | |
| GB1267979A (en) | Synchronizing separator circuits |