JPH0142155B2 - - Google Patents

Info

Publication number
JPH0142155B2
JPH0142155B2 JP61158128A JP15812886A JPH0142155B2 JP H0142155 B2 JPH0142155 B2 JP H0142155B2 JP 61158128 A JP61158128 A JP 61158128A JP 15812886 A JP15812886 A JP 15812886A JP H0142155 B2 JPH0142155 B2 JP H0142155B2
Authority
JP
Japan
Prior art keywords
substrate
sheet
ceramic
green
sheets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP61158128A
Other languages
English (en)
Other versions
JPS6235659A (ja
Inventor
Uiriamu Bosu Deebitsudo
Jei Deyubesukii Derii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6235659A publication Critical patent/JPS6235659A/ja
Publication of JPH0142155B2 publication Critical patent/JPH0142155B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 本発明は集積回路半導体パツケージのためのセ
ラミツク基板、さらに具体的には積層セラミツク
基板中の歪を防止する方法、さらに具体的には半
導体パツケージに使用する多層セラミツク基板の
歪をなくする方法もしくは減少する方法に関す
る。
Ｂ 従来技術 多層セラミツク（MLC）基板回路構造体で高
いパツケージ密度が達成される様になつたことか
ら、MLC基板回路構造体が集積回路半導体装置
及び他の素子をパツケージするのに電子工業の分
野でかなり用いられる様になつた。一般にこの様
な通常のセラミツク基板はセラミツクのスラリー
から調整したセラミツクのグリーン・シート（生
のシート）から形成される。スラリーはセラミツ
クの微粒子、熱可塑性ポリマ（例えばポリビニル
ブチラル）及びポリマのための溶媒を混合して形
成する。このスラリーを注型もしくはドクター・
ブレードによつてセラミツク・シートにして、溶
媒を蒸発し、合着し自立した可撓性グリーン・シ
ートにする。最後にグリーン・シートを焼成して
結合剤を追出し、セラミツク粒子を互に焼結し
て、稠密なセラミツクの一体基板にする。
多層セラミツク構造体を製造する場合には、先
ずグリーン・シートを穿孔して貫通孔を形成す
る。その後導電性材料のパターンを貫通孔中及び
シートの表面上に付着する。次に複数のグリー
ン・シートを順序よく組立て、貫通孔中及びグリ
ーン・シート上の金属材料が集まつて複雑な内部
金属回路網を形成する様に積層する。合成した基
板を圧縮してシートを互いに強く凝縮し、導電和
性金属パターンを向い合うシート中に押付け、基
板を適当な雰囲気、適当な温度で焼成して、先ず
有機結合剤を熱して抜取り、その後基板の粒子を
互に焼結して一体のセラミツク基板にする。元の
グリーン・セラミツク・シートは大き目に作ら
れ、収縮しても種々の素子の間隔が所定の標準に
合う様にされる。多層セラミツク基板の製造はよ
り詳しく米国特許第4245273号に説明されている。
集積回路半導体パツケージのための多層セラミツ
ク基板の製造においては、焼結処理中に生じる収
縮が予測可能で、一貫性がある事、又収縮が多層
セラミツク基板全体にわたつて一様である事が絶
対に必要である。さらに、積層過程によつて発生
する応力及び材料の変化が焼結中の変動の原因と
なる。
Ｃ 発明が解決しようとする問題点 本発明の目的はMLC基板の焼結中に基板全体
にわたつて一様な収縮を与えることにある。
本発明の他の目的は、反りがなく、元の幾何学
形状が保存される安定な焼結基板を提供すること
にある。
本発明のさらに他の目的は、焼結中に基板全体
にわたつて一様に収縮し、反りがなく、元の幾何
学形状が保存される中間生成物、即ちグリーン・
セラミツク基板を提供することにある。
Ｄ 問題点を解決するための手段 本発明に従えば、微粒子セラミツク材料、有機
結合剤及び結合剤のため溶媒を含むスラリーから
グリーン・セラミツク・シートを形成し、シート
に開孔を穿孔し、貫通開孔中及びシートの表面上
に導電性金属を付着して線を形成し、複数のグリ
ーン・シートを積上げて、焼結する工程におい
て、積上げ中の基板の導電性金属線及び金属充填
貫通孔がある領域のほぼ外側の領域に追加のグリ
ーン・セラミツク材料を与え、結果の基板を圧縮
して、結果の基板を焼結する。この追加のグリー
ン・シートが金属層を形成するための基板の導電
性の金属ペーストの容積分を補償する様に働く。
Ｅ 実施例 第２図及び第３図を参照するに、従来の通常の
技術によつて製造した基板の一般的な形状が拡大
して示されている。代表的なMLC基板の中心部
のグリーン・セラミツク・シートは導電性のペー
ストが充満した貫通孔、貫通孔を結合する導電性
材料で形成した表面の線を有する。電力平面中に
もほとんど固体のペーストがシート上に付着され
ている。これ等の貫通孔及び表面パターンは一般
に基板の中心領域に存在し、第２図に示した基板
１０の装置のパツド１２の下に存在する。装置の
パツド１２の外側の辺縁領域には、通常貫通孔も
導電性パターンも存在しない。グリーン・セラミ
ツク・シートを集めて、積層する時、即ちプレス
中に置いて圧縮する時は、基板の中央のセラミツ
ク材料は金属材料のない基板の部分よりも稠密に
なり、セラミツク材料の密度が高くなる。セラミ
ツク材料は金属層のない基板の体積部の方に若干
塑性流動するが、この流れはセラミツク材料の密
度を平均化するには十分でない。この密度の増大
は積層グリーン・セラミツク基板では顕著でな
い。それはプレスの空洞と形状が一致する様にな
るからである。しかしながら基板を焼結する時は
その幾何学形状は第２図及び第３図に示した形状
に変り、基板の周辺は容積１４で誇張して示した
様に膨らむ。さらにその周辺は第３図に誇張して
示した様に先細りになる。
基板１０はこの様にＸ及びＹ方向に歪み、これ
によつて表面パターン上のパツド１２上の装置の
位置付けが難しくなり、これによつて基板内部の
電気的欠陥のテストが困難になる。それはプロー
ブをパツド・パターン上に位置付けて接触させね
ばならないからである。最上部の金属パターンが
歪むと、一度に接触出来るコンタクト点の数が減
少する。パターンが歪んでいない時は、理論的に
すべてのパツドが一時に接触出来るが、歪が大き
い程、電気的接触点の数が少なくなる。
第３図に示した様に、基板は又Ｚ方向にも歪
む。この歪も又基板の電気的欠陥のテストを複雑
にする。周辺に沿うパツドは内部のパツドよりも
低く、従つてコンタクト・プローブは外側のパツ
ドと電気的に接触出来ない。それはプローブが内
部パツドと先ず接触して、プローブが外部のパツ
ドのレベルに迄降下出来ないからである。基板と
キヤツプ間に最後に与えられるシートもこの表面
の不規則性の影響を受ける。さらに基板に結合さ
れる一番外側の装置の最上部の表面も内部の装置
と同じ平面内には存在しない。米国特許第
3993123号に開示されている様に、装置の冷却に
熱伝導ピストンを使用する時は、冷却効率も影響
を受ける。それはピストンが表面に対して傾き、
接触面積を制限するからである。
グリーン・セラミツク・シートのスタツフをプ
レス中で積層する時の圧力の印加によるセラミツ
ク材料の流れは、中心の層を外側に移動させる。
これによつて内部の金属の垂直な線は外側に向か
つて弓形になり、このたわみは外側の周辺領域で
最大になる。
上述の問題は基板中のシート数が増大する時に
より一層深刻になる。それは基板の複雑さが増大
するからである。装置の形状の微小化が増大する
につれ、基板のシートの数も増大するが、これに
よつて付随する問題も多くなる。
第４図は本発明の方法によつて達成される焼結
多層セラミツク基板の所望のプロフイールを示し
ている。この基板はＸ，Ｙ及びＺ方向に実質的な
歪がない。
第１図を参照するに、本発明の方法の第１の実
施例が示されている。第１図は一般に知られてい
る方法に従つて形成したグリーン・セラミツク・
シート３２より成る未焼結の多層セラミツク基板
３０を示す。最上部のシートは複数個の半導体装
置に電気接続を与えるのに適合した適切な金属パ
ターン３４（概略的に示している）を有する。シ
ート３２の中央領域の導電性金属ペーストの体積
を補償するために、シートのスタツク中にシート
３６を配置する。シート３６はシート３２と同じ
材料で形成する事が好ましく、大きな中央開孔３
８を有する。一般に開孔３８はシート３２上の貫
通孔及び導電性の治金パターンのために与えられ
た領域に対応する。従つてシート３６には貫通孔
もしくは導電性パターンを形成する必要はない。
積層基板中の密度の変化を最小にするか除去する
ために適切な数のシート３６をシート３０のスタ
ツクの内部もしくは外部に配置出来る。シート３
６はシート３２と同じ厚さでよいが、必要に応じ
て厚くても薄くてもよい。基板中のシート３６の
数は試行錯誤によつて決定出来、導電性金属ペー
ストの性質、ペーストの厚さ及び製造されつつあ
る基板中のシートの総数に依存する。
第５図を参照するに、本発明の他の実施例が示
されている。第５図は一般に知られた方法に従い
形成したグリーン・セラミツク・シート３２のス
タツク４０を示す。シート３２は導電性金属ペー
ストを充填した貫通孔（図示されず）、及び集合
によりMLC基板のための内部金属パターンを形
成する金属パターン（図示されず）を有する。ス
タツク４０中には中央部４４が薄くなつた２枚の
シート４２が挿入されている。シート４２は円柱
面の側線方向が互に直角になる様に位置付ける事
が好ましい。シート４２は所望のシートのプロフ
イールと相補的な形状のドクター・ブレードによ
つて容易に形成出来る。第１の実施例の場合と同
じ様に基板中に挿入するシートの数は個々の基板
の要求に合致する様に変化出来る。シート４２に
は関連するグリーン・シート３２の治金パターン
と結合するための導電性の金属ペーストを充填し
た貫通孔がなければならない。
第６図を参照するに、本発明の他の実施例が示
されている。第６図はグリーン・セラミツク・シ
ート５２のスタツク５０を示している。シート５
２の各々はシート上及び貫通孔中の導電性金属ペ
ーストを補償するプロフイールを有する。シート
５２は導電性金属ペーストが充填した貫通孔（図
示されず）及び集つて内部治金網を形成する導電
性線（図示されず）を有する。シート５２のプロ
フイールは第１図及び第５図の平坦なシート３２
とわずかしか違つていないので、通常の穿孔及び
スクリーニングで大きな問題は生じない。第６図
に示されたグリーン・シートスタツクは中央が薄
くなつたプロフイールの一様な形状のグリーン・
シート５０より成る。図示された如く、プロフイ
ールに対応するくぼみの方向を互シート毎に変
え、その方向を前のシートに関して90゜進ませる。
本発明の実施例では、アルミナ、セラミツク、
ムライト、ガラス、セラミツク等を含む任意の適
当なセラミツク材料が適当な有機結合剤及び結合
剤のための溶媒と組合されて使用出来る。グリー
ン・セラミツク・シートのスタツクを積上げた
後、積層する、即ち２つのプラテン間で好ましく
は端を閉じて圧縮する。
Ｆ 発明の効果 以上のように、本発明によれば、MLC基板の
焼結中に基板全体が一様に収縮し、反りがなく、
元の幾何学形状が保持される中間生成物、即ちグ
リーン・セラミツク基板が与えられる。
【図面の簡単な説明】
第１図は本発明の１実施例に従い、追加のセラ
ミツク・シートで補償した複数のグリーン・セラ
ミツク・シートより形成した積層基板の分解斜視
図である。第２図は焼結後の従来の多層セラミツ
ク基板の拡大上面図である。第３図は第１図の基
板の歪を誇張して示した側面図である。第４図は
本発明の方法によつて形成した歪のない、焼結多
層セラミツク基板の側面図である。第５図は本発
明の他の実施例に従う、グリーン・セラミツク・
シートのスタツクの斜視図である。第６図は本発
明の他の好ましい実施例に従う複数のグリーン・
セラミツク・シートのスタツクの斜視図である。 １０……基板、１２……パツド、１４……基板
の膨張した周辺、３０……多層セラミツク基板、
３２……グリーン・シート、３４……金属パター
ン、３６，４４……補償シート、３８……中央開
孔、４０，５０……スタツク。

Claims (1)

  1. 【特許請求の範囲】 １ 微粒子セラミツク材料、有機結合剤及び結合
    剤のための溶媒を含むスラリーからグリーン・セ
    ラミツク・シートを形成し、シートに開孔を穿孔
    し、該貫通開孔中及びシートの表面上に導電性金
    属を付着して線を形成し、複数のグリーン・シー
    トを積上げて、焼結する工程において、 (a) 積上げ中に、基板の導電性金属線及び金属充
    填貫通孔がある領域のほぼ外側の領域に追加の
    グリーン・セラミツク材料を与えて得られた基
    板を圧縮して、シートを積層し、 (b) 工程ａで形成された基板を焼結する工程を含
    む、 多層セラミツク基板の製造方法。
JP61158128A 1985-08-07 1986-07-07 多層セラミツク基板の製造方法 Granted JPS6235659A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US763389 1985-08-07
US06/763,389 US4677254A (en) 1985-08-07 1985-08-07 Process for minimizing distortion in multilayer ceramic substrates and the intermediate unsintered green ceramic substrate produced thereby

Publications (2)

Publication Number Publication Date
JPS6235659A JPS6235659A (ja) 1987-02-16
JPH0142155B2 true JPH0142155B2 (ja) 1989-09-11

Family

ID=25067720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61158128A Granted JPS6235659A (ja) 1985-08-07 1986-07-07 多層セラミツク基板の製造方法

Country Status (7)

Country Link
US (1) US4677254A (ja)
EP (1) EP0212124B1 (ja)
JP (1) JPS6235659A (ja)
KR (1) KR900001088B1 (ja)
BR (1) BR8603483A (ja)
CA (1) CA1232978A (ja)
DE (1) DE3671580D1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63240096A (ja) * 1987-03-27 1988-10-05 富士通株式会社 グリ−ンシ−ト多層法
JPH065656B2 (ja) * 1988-02-19 1994-01-19 株式会社村田製作所 セラミック積層体の製造方法
DE68929020T2 (de) * 1989-04-04 1999-11-25 Murata Manufacturing Co Herstellungsprozess für ein keramisches mehrschichtiges Substrat
DE69106345T2 (de) * 1990-01-18 1995-05-18 Du Pont Verfahren zur verminderung des schrumpfens beim brennen von keramischen grünkörpern.
US5283104A (en) * 1991-03-20 1994-02-01 International Business Machines Corporation Via paste compositions and use thereof to form conductive vias in circuitized ceramic substrates
US5153050A (en) * 1991-08-27 1992-10-06 Johnston James A Component of printed circuit boards
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
JPH05219729A (ja) * 1992-02-07 1993-08-27 Sony Corp 直流電源装置
US5315485A (en) * 1992-09-29 1994-05-24 Mcnc Variable size capture pads for multilayer ceramic substrates and connectors therefor
TW276356B (ja) * 1994-06-24 1996-05-21 Ibm
US5671116A (en) * 1995-03-10 1997-09-23 Lam Research Corporation Multilayered electrostatic chuck and method of manufacture thereof
US6288347B1 (en) * 1997-05-30 2001-09-11 Kyocera Corporation Wiring board for flip-chip-mounting
US6355360B1 (en) 1998-04-10 2002-03-12 R.E. Service Company, Inc. Separator sheet laminate for use in the manufacture of printed circuit boards
US6127051A (en) * 1998-04-10 2000-10-03 R. E. Service Company, Inc. Copper/steel laminated sheet for use in manufacturing printed circuit boards
US6129998A (en) * 1998-04-10 2000-10-10 R.E. Service Company, Inc. Copper/steel laminated sheet for use in manufacturing printed circuit boards
US6129990A (en) 1998-04-10 2000-10-10 R. E. Service Company, Inc. Copper/steel laminated sheet for use in manufacturing printed circuit boards
JP3758442B2 (ja) * 1999-02-23 2006-03-22 株式会社村田製作所 積層セラミックコンデンサの製造方法
KR100711008B1 (ko) * 1999-12-15 2007-04-24 고등기술연구원연구조합 혼합형 세라믹 모듈 패키지 제작방법
US6607620B2 (en) * 2001-01-08 2003-08-19 International Business Machines Corporation Greensheet carriers and processing thereof
US6562169B2 (en) * 2001-01-17 2003-05-13 International Business Machines Corporation Multi-level web structure in use for thin sheet processing
US6783860B1 (en) 2001-05-11 2004-08-31 R. E. Service Company, Inc. Laminated entry and exit material for drilling printed circuit boards
US6483690B1 (en) 2001-06-28 2002-11-19 Lam Research Corporation Ceramic electrostatic chuck assembly and method of making
US6627020B2 (en) * 2001-08-31 2003-09-30 International Business Machines Corporation Method for sinter distortion control
KR20050012916A (ko) * 2003-07-25 2005-02-02 삼성전기주식회사 절연기판의 제조방법
TWI247551B (en) * 2003-08-12 2006-01-11 Ngk Insulators Ltd Method of manufacturing electrical resistance heating element
JP4421910B2 (ja) * 2004-01-29 2010-02-24 日本碍子株式会社 熱処理用トレー及びそれを用いたセラミック製品の製造方法
US20070227641A1 (en) * 2006-04-04 2007-10-04 Skamser Daniel J Flowable compensation layer for multilayer devices
CN101878678A (zh) 2007-09-28 2010-11-03 三星层板有限公司 用于在印刷电路板中钻孔的改进系统和方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3770529A (en) * 1970-08-25 1973-11-06 Ibm Method of fabricating multilayer circuits
US3879509A (en) * 1971-09-07 1975-04-22 Gilbert James Elderbaum Method of producing thin ceramic sheets with minimal distortion
JPS5328266A (en) * 1976-08-13 1978-03-16 Fujitsu Ltd Method of producing multilayer ceramic substrate
US4336088A (en) * 1980-06-30 1982-06-22 International Business Machines Corp. Method of fabricating an improved multi-layer ceramic substrate

Also Published As

Publication number Publication date
JPS6235659A (ja) 1987-02-16
EP0212124A1 (en) 1987-03-04
EP0212124B1 (en) 1990-05-23
US4677254A (en) 1987-06-30
DE3671580D1 (de) 1990-06-28
CA1232978A (en) 1988-02-16
KR870002751A (ko) 1987-04-06
BR8603483A (pt) 1987-03-04
KR900001088B1 (en) 1990-02-26

Similar Documents

Publication Publication Date Title
JPH0142155B2 (ja)
US6470545B1 (en) Method of making an embedded green multi-layer ceramic chip capacitor in a low-temperature co-fired ceramic (LTCC) substrate
CA1078079A (en) Method for preparing a multilayer ceramic
US4753694A (en) Process for forming multilayered ceramic substrate having solid metal conductors
US4799984A (en) Method for fabricating multilayer circuits
US4806188A (en) Method for fabricating multilayer circuits
US4879156A (en) Multilayered ceramic substrate having solid non-porous metal conductors
US5601672A (en) Method for making ceramic substrates from thin and thick ceramic greensheets
US5302219A (en) Method for obtaining via patterns in ceramic sheets
EP0285873B1 (en) Method of producing a multi-layered ceramic capacitor
JPH08139230A (ja) セラミック回路基板とその製造方法
US5976286A (en) Multi-density ceramic structure and process thereof
JPH0697656A (ja) セラミック多層基板の製造方法
JPH07122455A (ja) セラミック積層電子部品の製造方法
US20040046285A1 (en) Manufacturing method of ceramic electronic components and its manufacturing equipment
JP2955442B2 (ja) セラミックス回路基板の製造方法
US6533888B2 (en) Apparatus and method for fabricating buried and flat metal features
JP2000269074A (ja) 積層セラミックコンデンサとその製造方法
US6245185B1 (en) Method of making a multilayer ceramic product with thin layers
JP2003318309A (ja) キャビティ付き多層セラミック基板の製造方法
JPH06164143A (ja) 多層ハイブリッド回路の製造方法
JP4599706B2 (ja) 多層セラミック基板の製造方法
JPH0756851B2 (ja) 積層セラミック電子部品の製造方法
JPH0645758A (ja) 多層セラミック基板およびその製造方法
JP4529637B2 (ja) 多層配線基板の製造方法およびそれに用いる多層配線基板焼成用荷重体