JPH0137018B2 - - Google Patents
Info
- Publication number
- JPH0137018B2 JPH0137018B2 JP58103195A JP10319583A JPH0137018B2 JP H0137018 B2 JPH0137018 B2 JP H0137018B2 JP 58103195 A JP58103195 A JP 58103195A JP 10319583 A JP10319583 A JP 10319583A JP H0137018 B2 JPH0137018 B2 JP H0137018B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- reception buffer
- data transmission
- transmission device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 32
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、データ伝送装置に関する。特に地理
的に離れた地点に存在するプロセツサ等の外部装
置間で相互にデータ交換するデータ伝送装置に関
する。
的に離れた地点に存在するプロセツサ等の外部装
置間で相互にデータ交換するデータ伝送装置に関
する。
データ伝送装置においては、第１の外部装置か
ら受信したデータを第２の外部装置に転送すると
きに、第２の外部装置に適するヘツダデータを付
加することが必要となる。例えばヘツダデータに
は第２の外部装置に転送するデータ長、データの
種類の識別符号等が含まれる。受信データと付加
するヘツダデータとを第２の外部装置に転送する
ためには、バツフア上で連続するアドレスに配置
することがハードウエア量を少なくするのに有効
である。しかし従来のデータ伝送装置には、バツ
フア上で受信データとそのヘツダデータとを連続
するアドレスに配置し直すことが必要で、性能低
下を招来する欠点があつた。
ら受信したデータを第２の外部装置に転送すると
きに、第２の外部装置に適するヘツダデータを付
加することが必要となる。例えばヘツダデータに
は第２の外部装置に転送するデータ長、データの
種類の識別符号等が含まれる。受信データと付加
するヘツダデータとを第２の外部装置に転送する
ためには、バツフア上で連続するアドレスに配置
することがハードウエア量を少なくするのに有効
である。しかし従来のデータ伝送装置には、バツ
フア上で受信データとそのヘツダデータとを連続
するアドレスに配置し直すことが必要で、性能低
下を招来する欠点があつた。
本発明の目的は、データ伝送装置内の０番地か
らｎ番地の容量を持つ受信バツフアのアドレシン
グにおいて、ｎ番地をアクセスした後、０番地に
戻るようなアドレスカウンタを持つことで、第１
の外部装置からの受信時には、０番地からデータ
を格納し、また第２の外部装置への送信時には、
（ｎ−ｋ）番地〜ｎ番地に付加情報を書込み、（ｎ
−ｋ）番地から送信することにより、ハードウエ
ア量を少なくして、データヘツダの付加を容易に
行うことができるデータ伝送装置を提供すること
を目的とする。
らｎ番地の容量を持つ受信バツフアのアドレシン
グにおいて、ｎ番地をアクセスした後、０番地に
戻るようなアドレスカウンタを持つことで、第１
の外部装置からの受信時には、０番地からデータ
を格納し、また第２の外部装置への送信時には、
（ｎ−ｋ）番地〜ｎ番地に付加情報を書込み、（ｎ
−ｋ）番地から送信することにより、ハードウエ
ア量を少なくして、データヘツダの付加を容易に
行うことができるデータ伝送装置を提供すること
を目的とする。
本発明は、２種類の異なるインタフエースを持
ち、そのインタフエース間のデータ転送を制御す
るデータ伝送装置と、その伝送装置に接続される
プロセツサ等の外部装置とを有するデータ伝送系
において、前記データ伝送装置の０番地からｎ番
地の容量を持つ受信バツフアのアドレシングの際
に、ｎ番地をアクセスした後、０番地に戻るよう
なアドレスカウンタを持つことにより、受信時に
は０番地からデータを格納し、また送信時には
（ｎ−ｋ）番地〜ｎ番地に付加情報を書込み、（ｎ
−ｋ）番地から送信を行うことにより、付加情
報、受信データの順にもう一方のインタフエース
上へ送出することを特徴とする。
ち、そのインタフエース間のデータ転送を制御す
るデータ伝送装置と、その伝送装置に接続される
プロセツサ等の外部装置とを有するデータ伝送系
において、前記データ伝送装置の０番地からｎ番
地の容量を持つ受信バツフアのアドレシングの際
に、ｎ番地をアクセスした後、０番地に戻るよう
なアドレスカウンタを持つことにより、受信時に
は０番地からデータを格納し、また送信時には
（ｎ−ｋ）番地〜ｎ番地に付加情報を書込み、（ｎ
−ｋ）番地から送信を行うことにより、付加情
報、受信データの順にもう一方のインタフエース
上へ送出することを特徴とする。
次に図面を参照して本発明の実施例を詳細に説
明する。
明する。
第１図は本発明実施例伝送装置を含むデータ伝
送系のブロツク構成図である。第１図において、
データ伝送系は、地理的に離れた地点に存在する
２つのプロセツサ１および２と、前記２つのプロ
セツサ１および２にそれぞれ異なるインターフエ
ース３および４で接続されるデータ伝送装置５を
含む。このデータ伝送系では、プロセツサ１より
送出されたデータは、一旦、データ伝送装置５の
データ受信バツフア（図示せず）に格納され、さ
らにプロセツサ２に転送するための付加情報が加
えられ加工された後、インタフエース４に送出さ
れ、プロセツサ２に到達する。またプロセツサ２
よりプロセツサ１へデータを転送する場合も上記
と同様の手順で行われる。
送系のブロツク構成図である。第１図において、
データ伝送系は、地理的に離れた地点に存在する
２つのプロセツサ１および２と、前記２つのプロ
セツサ１および２にそれぞれ異なるインターフエ
ース３および４で接続されるデータ伝送装置５を
含む。このデータ伝送系では、プロセツサ１より
送出されたデータは、一旦、データ伝送装置５の
データ受信バツフア（図示せず）に格納され、さ
らにプロセツサ２に転送するための付加情報が加
えられ加工された後、インタフエース４に送出さ
れ、プロセツサ２に到達する。またプロセツサ２
よりプロセツサ１へデータを転送する場合も上記
と同様の手順で行われる。
本実施例の特徴ある構成は、データ伝送装置５
に設けられたデータ受信バツフアにある。
に設けられたデータ受信バツフアにある。
第２図は本発明実施例のデータ伝送装置のプロ
セツサ構成図である。第２図において、第１図に
示したインタフエース３にドライバレシーバ６が
接続される。このドライバレシーバ６の出力には
受信バツフア入力データセレクタ７の入力が接続
される。この受信バツフア入力データセレクタ７
の他の入力にはバス８を介してデータ伝送装置５
の内部プロセツサ１０が接続される。また受信バ
ツフア入力データセレクタ７の出力には受信バツ
フア１１の入力が接続される。この受信バツフア
には受信バツフアアドレスカウンタ１２が接続さ
れる。受信バツフア１１の出力にはドライバレシ
ーバ１３を介してインタフエース４が接続され
る。
セツサ構成図である。第２図において、第１図に
示したインタフエース３にドライバレシーバ６が
接続される。このドライバレシーバ６の出力には
受信バツフア入力データセレクタ７の入力が接続
される。この受信バツフア入力データセレクタ７
の他の入力にはバス８を介してデータ伝送装置５
の内部プロセツサ１０が接続される。また受信バ
ツフア入力データセレクタ７の出力には受信バツ
フア１１の入力が接続される。この受信バツフア
には受信バツフアアドレスカウンタ１２が接続さ
れる。受信バツフア１１の出力にはドライバレシ
ーバ１３を介してインタフエース４が接続され
る。
またドライバレシーバ１３の出力は受信用フア
ーストイン・フアーストアウト・バツフア（以
下、受信用FIFOという）１４の入力に接続され
る。この受信用FIFO１４の出力にはバス１５が
接続される。バス１５には前記内部プロセツサ１
０、その記憶部１６および送信用FIFO１７が接
続される。送信用FIFO１７の出力は前記ドライ
バレシーバ６の入力に接続される。
ーストイン・フアーストアウト・バツフア（以
下、受信用FIFOという）１４の入力に接続され
る。この受信用FIFO１４の出力にはバス１５が
接続される。バス１５には前記内部プロセツサ１
０、その記憶部１６および送信用FIFO１７が接
続される。送信用FIFO１７の出力は前記ドライ
バレシーバ６の入力に接続される。
ここで受信バツフア１１の容量が4Kバイト
〔１バイト＝８ビツト〕の場合を例にとり、この
データ伝送装置５の動作を説明する。インターフ
エース３より送られてきたデータは、インタフエ
ース３のドライバレシーバ６、さらに受信バツフ
ア入力データセレクタ７を通り、受信バツフアに
格納される。このとき、受信バツフアアドレスカ
ウンタ１２は初期値が000(H)になつていて、第３
図が示すように受信データは受信バツフア１１の
先頭のアドレス000(H)より格納される。受信バツ
フア１１に１ワード（すなわち受信バツフアの
幅）だけ格納される毎に受信バツフアアドレスカ
ウンタ１２は１ずつカウントアツプされる。ここ
で受信終了後の受信バツフアアドレスカウンタ１
２の値Ａが受信データ長を表すことになる。
〔１バイト＝８ビツト〕の場合を例にとり、この
データ伝送装置５の動作を説明する。インターフ
エース３より送られてきたデータは、インタフエ
ース３のドライバレシーバ６、さらに受信バツフ
ア入力データセレクタ７を通り、受信バツフアに
格納される。このとき、受信バツフアアドレスカ
ウンタ１２は初期値が000(H)になつていて、第３
図が示すように受信データは受信バツフア１１の
先頭のアドレス000(H)より格納される。受信バツ
フア１１に１ワード（すなわち受信バツフアの
幅）だけ格納される毎に受信バツフアアドレスカ
ウンタ１２は１ずつカウントアツプされる。ここ
で受信終了後の受信バツフアアドレスカウンタ１
２の値Ａが受信データ長を表すことになる。
送信時には第４図に示すように、インタフエー
ス４へ送出するためのヘツダデータ等の付加情報
を受信バツフア１１の最後の部分のアドレスＢ(H)
よりFFF(H)に付け加え、また必要あれば受信デ
ータを加工してアドレスＢよりデータを送出す
る。このとき受信バツフアドレスカウンタ１２は
FFF(H)の次に000(H)に戻るようになつていて、イ
ンタフエース４上のデータは、第５図に示すよう
に、アドレスＢ(H)よりFFF(H)までの付加情報、
さらに000(H)よりＡ(H)までの受信データの順で送
出される。
ス４へ送出するためのヘツダデータ等の付加情報
を受信バツフア１１の最後の部分のアドレスＢ(H)
よりFFF(H)に付け加え、また必要あれば受信デ
ータを加工してアドレスＢよりデータを送出す
る。このとき受信バツフアドレスカウンタ１２は
FFF(H)の次に000(H)に戻るようになつていて、イ
ンタフエース４上のデータは、第５図に示すよう
に、アドレスＢ(H)よりFFF(H)までの付加情報、
さらに000(H)よりＡ(H)までの受信データの順で送
出される。
以上の説明のように、本発明によれば、ｎ番地
アクセス後、０番地に戻るようなアドレスカウン
タを持ち、受信時には０番地より格納し、送信時
には（ｎ−ｋ）番地〜０番地に付加情報を書込
み、（ｎ−ｋ）番地より送信することにより、ハ
ードウエア量が少なくて済み、かつデータヘツダ
の付加が容易になる優れた効果がある。
アクセス後、０番地に戻るようなアドレスカウン
タを持ち、受信時には０番地より格納し、送信時
には（ｎ−ｋ）番地〜０番地に付加情報を書込
み、（ｎ−ｋ）番地より送信することにより、ハ
ードウエア量が少なくて済み、かつデータヘツダ
の付加が容易になる優れた効果がある。
第１図は本発明実施例データ伝送装置を含むデ
ータ伝送系の一例を示すブロツク構成図。第２図
は本発明実施例データ伝送装置のブロツク構成
図。第３図は受信時の受信バツフア内の状態の一
例を示す図。第４図は送信時の受信バツフア内の
状態の一例を示す図。第５図は第４図におけるデ
ータの送信の順番を示す図。 ３，４……インタフエース、５……データ伝送
装置、６，１３……ドライバレシーバ、７……受
信バツフア入力データセレクタ、１０……内部プ
ロセツサ、１１……受信バツフア、１２……受信
バツフアアドレスカウンタ、１４……受信用
FIFO、１６……記憶部、１７……送信用FIFO。
ータ伝送系の一例を示すブロツク構成図。第２図
は本発明実施例データ伝送装置のブロツク構成
図。第３図は受信時の受信バツフア内の状態の一
例を示す図。第４図は送信時の受信バツフア内の
状態の一例を示す図。第５図は第４図におけるデ
ータの送信の順番を示す図。 ３，４……インタフエース、５……データ伝送
装置、６，１３……ドライバレシーバ、７……受
信バツフア入力データセレクタ、１０……内部プ
ロセツサ、１１……受信バツフア、１２……受信
バツフアアドレスカウンタ、１４……受信用
FIFO、１６……記憶部、１７……送信用FIFO。
Claims (1)
- 【特許請求の範囲】 １ 第１の外部装置と第２の外部装置との間に２
種類の異なるインタフエースを介して挿入され、
前記２つのインタフエースにそれぞれ接続された
データ受信バツフアを備えたデータ伝送装置にお
いて、 前記データ受信バツフアは、 ０番地からｎ番地の容量を有し、 かつ前記第１の外部装置からの受信時には受信
データを前記０番地から格納する手段と、 前記第２の外部装置への送信時には前記受信デ
ータに対する付加情報を（ｎ−ｋ）番地から前記
ｎ番地までに書込み、かつ前記（ｎ−ｋ）番地か
ら送信して前記付加情報、受信データの順に送信
する手段と を備えたことを特徴とするデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58103195A JPS59226540A (ja) | 1983-06-08 | 1983-06-08 | デ−タ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58103195A JPS59226540A (ja) | 1983-06-08 | 1983-06-08 | デ−タ伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59226540A JPS59226540A (ja) | 1984-12-19 |
| JPH0137018B2 true JPH0137018B2 (ja) | 1989-08-03 |
Family
ID=14347731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58103195A Granted JPS59226540A (ja) | 1983-06-08 | 1983-06-08 | デ−タ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59226540A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200897A (ja) * | 1986-02-27 | 1987-09-04 | Nec Corp | ボタン電話装置 |
-
1983
- 1983-06-08 JP JP58103195A patent/JPS59226540A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59226540A (ja) | 1984-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3641675B2 (ja) | 分割バッファアーキテクチュア | |
| CN107783727B (zh) | 一种内存设备的访问方法、装置和系统 | |
| US7627701B2 (en) | Indicating last data buffer by last bit flag bit | |
| JPH0137018B2 (ja) | ||
| JPS6335139B2 (ja) | ||
| KR950009763B1 (ko) | 2개의 cpu로 구성된 시스팀에서의 cpu간 데이타 전송 및 동기화 방법 | |
| JP2505298B2 (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| JPH0115100B2 (ja) | ||
| JP2944193B2 (ja) | データ受信装置 | |
| KR100369363B1 (ko) | 메모리를 이용한 호스트 시스템과 로컬 시스템 내부의마이크로컨트롤러 사이의 데이터 전송 및 수신 장치 | |
| KR20050004157A (ko) | 다중 코히런시 단위들을 지원하는 데이터 전송 유닛 | |
| US6732213B1 (en) | Multiple processor computer | |
| JPH0586577B2 (ja) | ||
| JP2533958B2 (ja) | デ―タ先行セット装置 | |
| JPH0817401B2 (ja) | Ｌａｎ接続システム | |
| JPS5981729A (ja) | デ−タ伝送制御システム | |
| JPS6174442A (ja) | 静止画受信端末のデ−タバッファ方式 | |
| KR100188940B1 (ko) | 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법 | |
| JP2552025B2 (ja) | データ転送方式 | |
| JPH0440551A (ja) | データ転送方式 | |
| JPH03942B2 (ja) | ||
| JPS6191755A (ja) | デ−タ伝送制御方式 | |
| KR20000026337A (ko) | 수신용 버퍼 디스크립터 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPH0120774B2 (ja) |