JPH0133859B2 - - Google Patents
Info
- Publication number
- JPH0133859B2 JPH0133859B2 JP57023324A JP2332482A JPH0133859B2 JP H0133859 B2 JPH0133859 B2 JP H0133859B2 JP 57023324 A JP57023324 A JP 57023324A JP 2332482 A JP2332482 A JP 2332482A JP H0133859 B2 JPH0133859 B2 JP H0133859B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer memory
- storage device
- main storage
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000003745 diagnosis Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は、主記憶装置とデバイスとのデータ転
送をバツフア経由で行なうシステムにおけるバツ
フアの診断方法に関する。
送をバツフア経由で行なうシステムにおけるバツ
フアの診断方法に関する。
(2) 従来技術と問題点
主記憶装置１１からデータを取り出し、そのデ
ータをデバイスへ転送して書込み動作を行なう場
合（以後ライト動作と称する）、又はデバイスか
らデータを読み取つて、そのデータを主記憶装置
１１へ格納する動作を行なう場合（以後リード動
作と称する）、そこにはバツフアが介在し、これ
らの動作を円滑に行なわせている。
ータをデバイスへ転送して書込み動作を行なう場
合（以後ライト動作と称する）、又はデバイスか
らデータを読み取つて、そのデータを主記憶装置
１１へ格納する動作を行なう場合（以後リード動
作と称する）、そこにはバツフアが介在し、これ
らの動作を円滑に行なわせている。
従つて、このバツフアの信頼性がリード及びラ
イト動作におけるデータ転送の重要なポイントと
なる。
イト動作におけるデータ転送の重要なポイントと
なる。
そこで、このバツフアに故障が発生しているか
否かをチエツクする必要があり、その方式として
メモリの追加によるものがあつた。
否かをチエツクする必要があり、その方式として
メモリの追加によるものがあつた。
第２図は従来のバツフア診断方法を説明するた
めのブロツク図である。
めのブロツク図である。
図に示されるように、この方式は、まず、ライ
ト動作系のバツフアのチエツクを行なう場合、バ
ツフアメモリ１３が空きならば、データ転送制御
部１７から主記憶装置１１へデータ送出の要求を
所定のデータ量になるまで出す。
ト動作系のバツフアのチエツクを行なう場合、バ
ツフアメモリ１３が空きならば、データ転送制御
部１７から主記憶装置１１へデータ送出の要求を
所定のデータ量になるまで出す。
そして、その都度主記憶装置１１から送出され
るデータを一旦バツフアメモリ１３に受け取る。
るデータを一旦バツフアメモリ１３に受け取る。
バツフアメモリ１３で受け取つたデータは、後
段のバツフアメモリが空きならば順次後段へ転送
し、最後にバツフアメモリ１６に到着する。
段のバツフアメモリが空きならば順次後段へ転送
し、最後にバツフアメモリ１６に到着する。
バツフアメモリ１６にセツトされたデータは、
メモリ２２に格納されると同時にパリテイチエツ
クが行なわれ、バツフアメモリが故障しているか
否かが確認される。
メモリ２２に格納されると同時にパリテイチエツ
クが行なわれ、バツフアメモリが故障しているか
否かが確認される。
次に、リード動作系のバツフアのチエツクを行
なう場合は、ライト動作系のチエツクで蓋積した
メモリ２２のデータをデバイスから送出されるデ
ータの代わりにバツフアメモリ１３へセツトし、
後段のバツフアメモリが空きなら順次後段へ転送
する。
なう場合は、ライト動作系のチエツクで蓋積した
メモリ２２のデータをデバイスから送出されるデ
ータの代わりにバツフアメモリ１３へセツトし、
後段のバツフアメモリが空きなら順次後段へ転送
する。
そして、バツフアメモリ１５にデータがセツト
されると、データ転送制御部１７は主記憶装置１
１にデータ受信の要求を出し、データを主記憶装
置１１へ転送する。
されると、データ転送制御部１７は主記憶装置１
１にデータ受信の要求を出し、データを主記憶装
置１１へ転送する。
このようにして所定のデータ量に達するまでデ
ータの転送を行ない、その後ライト動作系のチエ
ツク時に主記憶装置１１より送出したデータとリ
ード動作系のチエツク時に主記憶装置１１が受信
したデータを比較してバツフアメモリに異常がな
いかを確認している。
ータの転送を行ない、その後ライト動作系のチエ
ツク時に主記憶装置１１より送出したデータとリ
ード動作系のチエツク時に主記憶装置１１が受信
したデータを比較してバツフアメモリに異常がな
いかを確認している。
このように、従来方式では、メモリ２２と、そ
の制御回路２１と、主記憶装置１１からのデータ
とデバイス１８からのデータを切換える回路とを
追加しなければならないこと、また、実際のリー
ド動作においてデータが伝送されるラインのうち
メモリ２２からのデータと切換えを行なう回路ま
でのラインをチエツクすることができないこと、
更に主記憶装置１１が故障している場合でもバツ
フアの故障として判断されてしまうこと等の欠点
があつた。
の制御回路２１と、主記憶装置１１からのデータ
とデバイス１８からのデータを切換える回路とを
追加しなければならないこと、また、実際のリー
ド動作においてデータが伝送されるラインのうち
メモリ２２からのデータと切換えを行なう回路ま
でのラインをチエツクすることができないこと、
更に主記憶装置１１が故障している場合でもバツ
フアの故障として判断されてしまうこと等の欠点
があつた。
(3) 発明の目的
本発明は、部品点数の増加もなく前述した欠点
を解消することのできるバツフア診断方法を提供
することを目的とする。
を解消することのできるバツフア診断方法を提供
することを目的とする。
(4) 発明の構成
そして、この目的は、主記憶装置とデバイスと
のデータ転送をバツフア経由で行なうシステムに
おいて、前記バツフアはＮ段のバツフアメモリを
含んで構成されて成ると共に、前記１段目のバツ
フアメモリは、その入力に前記主記憶装置と前記
デバイスからのデータが共に入力可能に接続さ
れ、前記Ｎ段目のバツフアメモリは、その出力が
前記主記憶装置と前記デバイスの両方に入力可能
に接続されており、前記主記憶装置から前記デバ
イスへのライト動作時には、その出力が前記デバ
イスへ転送され、前記デバイスから前記主記憶装
置へのリード動作時には、その出力が前記主記憶
装置へ転送されるように構成されて成り、前記バ
ツフアメモリに転送される主記憶装置上のデータ
と、前記Ｎ段目のバツフアメモリより出力される
データとを比較し、データ転送が正常に行なわれ
たか否かをチエツクするための中央処理装置と、
転送すべきデータがＮ段目のバツフアメモリにセ
ツトされたことを前記中央処理装置へ通知するデ
ータ転送制御手段と、を備え、ライト動作系の診
断時には、前記主記憶装置に格納されたデータが
前記Ｎ段目のバツフアメモリに転送されたこと
を、前記データ転送制御手段により前記中央処理
装置へ通知し、前記中央処理装置が前記Ｎ段目の
バツフアメモリの内容と前記主記憶装置の内容と
をチエツクするようにし、リード動作系の診断時
には、前記ライト動作系の診断時に前記Ｎ段目の
バツフアメモリにセツトされたデータを前記１段
目のバツフアメモリを介して前記Ｎ段目のバツフ
アメモリに転送せしめるようにしたこと、を特徴
とするバツフアの診断方法により達成される。
のデータ転送をバツフア経由で行なうシステムに
おいて、前記バツフアはＮ段のバツフアメモリを
含んで構成されて成ると共に、前記１段目のバツ
フアメモリは、その入力に前記主記憶装置と前記
デバイスからのデータが共に入力可能に接続さ
れ、前記Ｎ段目のバツフアメモリは、その出力が
前記主記憶装置と前記デバイスの両方に入力可能
に接続されており、前記主記憶装置から前記デバ
イスへのライト動作時には、その出力が前記デバ
イスへ転送され、前記デバイスから前記主記憶装
置へのリード動作時には、その出力が前記主記憶
装置へ転送されるように構成されて成り、前記バ
ツフアメモリに転送される主記憶装置上のデータ
と、前記Ｎ段目のバツフアメモリより出力される
データとを比較し、データ転送が正常に行なわれ
たか否かをチエツクするための中央処理装置と、
転送すべきデータがＮ段目のバツフアメモリにセ
ツトされたことを前記中央処理装置へ通知するデ
ータ転送制御手段と、を備え、ライト動作系の診
断時には、前記主記憶装置に格納されたデータが
前記Ｎ段目のバツフアメモリに転送されたこと
を、前記データ転送制御手段により前記中央処理
装置へ通知し、前記中央処理装置が前記Ｎ段目の
バツフアメモリの内容と前記主記憶装置の内容と
をチエツクするようにし、リード動作系の診断時
には、前記ライト動作系の診断時に前記Ｎ段目の
バツフアメモリにセツトされたデータを前記１段
目のバツフアメモリを介して前記Ｎ段目のバツフ
アメモリに転送せしめるようにしたこと、を特徴
とするバツフアの診断方法により達成される。
(5) 発明の実施例
以下本発明を図面を用いて詳細に説明する。
第１図は、本発明の一実施例を示すブロツク図
である。
である。
図において、１１は主記憶装置、１２は中央処
理装置、１３はバツフアメモリ１、１４はバツフ
アメモリ２、１５はバツフアメモリＮ、１６はバ
ツフアメモリＡ、１７はデータ転送制御部、１８
はデバイスである。
理装置、１３はバツフアメモリ１、１４はバツフ
アメモリ２、１５はバツフアメモリＮ、１６はバ
ツフアメモリＡ、１７はデータ転送制御部、１８
はデバイスである。
さて、ライト動作系のバツフアのチエツクで
は、バツフアメモリ１３が空きならば、データ転
送制御部１７らり主記憶装置１１に対してデータ
送出の要求が所定のデータ量になるまで何度でも
出される。
は、バツフアメモリ１３が空きならば、データ転
送制御部１７らり主記憶装置１１に対してデータ
送出の要求が所定のデータ量になるまで何度でも
出される。
そして、その都度主記憶装置１１から送出され
るデータをバツフアメモリ１３が受取り、後段の
バツフアメモリが空きならば、順次後段のバツフ
アメモリ転送してゆき、バツフアメモリ１６に到
達する。
るデータをバツフアメモリ１３が受取り、後段の
バツフアメモリが空きならば、順次後段のバツフ
アメモリ転送してゆき、バツフアメモリ１６に到
達する。
バツフアメモリ１６にデータがセツトされると
データのパリテイチエツク（PC）が行なわれ、
更に、データ転送制御部１７は中央処理装置１２
に対してバツフアメモリ１６にデータがセツトさ
れたことを通知する。
データのパリテイチエツク（PC）が行なわれ、
更に、データ転送制御部１７は中央処理装置１２
に対してバツフアメモリ１６にデータがセツトさ
れたことを通知する。
中央処理装置１２は、このデータ転送制御部１
７からの通知を受信すると、プログラムによつて
バツフアメモリ１６の内容を読み取り、バツフア
メモリ１６を空きにして次の通知まで待機して再
びデータの読み取りを実行する。
７からの通知を受信すると、プログラムによつて
バツフアメモリ１６の内容を読み取り、バツフア
メモリ１６を空きにして次の通知まで待機して再
びデータの読み取りを実行する。
以上のようにして、中央処理装置１２は、所定
のデータ量を読み取り、この読み取つたデータと
ライトしようとした主記憶装置１１上のデータと
を比較することによつて、バツフアメモリの異常
の有無をチエツクする。
のデータ量を読み取り、この読み取つたデータと
ライトしようとした主記憶装置１１上のデータと
を比較することによつて、バツフアメモリの異常
の有無をチエツクする。
また、リード動作系のバツフアメモリのチエツ
クでは、デバイス１８から送出されるデータは用
いず、前記ライト動作時にバツフアメモリ１６に
格納されたデータをバツフアメモリ１３にセツト
する。
クでは、デバイス１８から送出されるデータは用
いず、前記ライト動作時にバツフアメモリ１６に
格納されたデータをバツフアメモリ１３にセツト
する。
そして、バツフアメモリ１５にデータがセツト
されると、データ転送制御部１７は主記憶装置１
１に対してデータの受信の要求を出して、データ
を送出し、主記憶装置１１に格納する。
されると、データ転送制御部１７は主記憶装置１
１に対してデータの受信の要求を出して、データ
を送出し、主記憶装置１１に格納する。
その後、バツフアメモリ１６のデータを中央処
理装置１２により読み取り、主記憶装置１１に格
納されたデータと比較してデータ転送が正常に行
なわれたか否かをチエツクする。
理装置１２により読み取り、主記憶装置１１に格
納されたデータと比較してデータ転送が正常に行
なわれたか否かをチエツクする。
(6) 発明の効果
以上説明したように、本発明によれば、部品点
数を増すことなくデータ転送ライン及びバツフア
の故障等の診断を、ライト動作系およびリード動
作系のそれぞれ個別に迅速かつ正確に行なうこと
ができる。
数を増すことなくデータ転送ライン及びバツフア
の故障等の診断を、ライト動作系およびリード動
作系のそれぞれ個別に迅速かつ正確に行なうこと
ができる。
第１図は本発明の一実施例の説明図、第２図は
従来のバツフア診断方法の説明図である。 図において、１１は主記憶装置、１２は中央処
理装置、１３はバツフアメモリ１、１４はバツフ
アメモリ２、１５はバツフアメモリＮ、１６はバ
ツフアメモリＡ、１７はデータ転送制御部、１８
はデバイス、２１はメモリ制御部、２２はメモリ
である。
従来のバツフア診断方法の説明図である。 図において、１１は主記憶装置、１２は中央処
理装置、１３はバツフアメモリ１、１４はバツフ
アメモリ２、１５はバツフアメモリＮ、１６はバ
ツフアメモリＡ、１７はデータ転送制御部、１８
はデバイス、２１はメモリ制御部、２２はメモリ
である。
Claims (1)
- 【特許請求の範囲】 １ 主記憶装置とデバイスとのデータ転送をバツ
フア経由で行なうシステムにおいて、 前記バツフアはＮ段のバツフアメモリを含んで
構成されて成ると共に、 前記１段目のバツフアメモリは、その入力に前
記主記憶装置と前記デバイスからのデータが共に
入力可能に接続され、 前記Ｎ段目のバツフアメモリは、その出力が前
記主記憶装置と前記デバイスの両方に入力可能に
接続されており、前記主記憶装置から前記デバイ
スへのライト動作時には、その出力が前記デバイ
スへ転送され、前記デバイスから前記主記憶装置
へのリード動作時には、その出力が前記主記憶装
置へ転送されるように構成されて成り、 前記バツフアメモリに転送される主記憶装置上
のデータと、前記Ｎ段目のバツフアメモリより出
力されるデータとを比較し、データ転送が正常に
行なわれたか否かをチエツクするための中央処理
装置と、 転送すべきデータがＮ段目のバツフアメモリに
セツトされたことを前記中央処理装置へ通知する
データ転送制御手段と、 を備え、 ライト動作系の診断時には、前記主記憶装置に
格納されたデータが前記Ｎ段目のバツフアメモリ
に転送されたことを、前記データ転送制御手段に
より前記中央処理装置へ通知し、 前記中央処理装置が前記Ｎ段目のバツフアメモ
リの内容と前記主記憶装置の内容とをチエツクす
るようにし、 リード動作系の診断時には、前記ライト動作系
の診断時に前記Ｎ段目のバツフアメモリにセツト
されたデータを前記１段目のバツフアメモリを介
して前記Ｎ段目のバツフアメモリに転送せしめる
ようにしたこと、 を特徴とするバツフアの診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57023324A JPS58141499A (ja) | 1982-02-16 | 1982-02-16 | バッファ診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57023324A JPS58141499A (ja) | 1982-02-16 | 1982-02-16 | バッファ診断方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58141499A JPS58141499A (ja) | 1983-08-22 |
| JPH0133859B2 true JPH0133859B2 (ja) | 1989-07-17 |
Family
ID=12107402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57023324A Granted JPS58141499A (ja) | 1982-02-16 | 1982-02-16 | バッファ診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58141499A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4955246A (ja) * | 1972-09-29 | 1974-05-29 | ||
| JPS50128933A (ja) * | 1974-03-29 | 1975-10-11 |
-
1982
- 1982-02-16 JP JP57023324A patent/JPS58141499A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4955246A (ja) * | 1972-09-29 | 1974-05-29 | ||
| JPS50128933A (ja) * | 1974-03-29 | 1975-10-11 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58141499A (ja) | 1983-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463418A (en) | Error correction from remote data processor by communication and reconstruction of processor status storage disk | |
| US5121479A (en) | Early start mode data transfer apparatus | |
| US3668644A (en) | Failsafe memory system | |
| US5596716A (en) | Method and apparatus for indicating the severity of a fault within a computer system | |
| JPS63221445A (ja) | メモリシステム及び関連の誤まり検出及び訂正装置 | |
| JP2001167005A (ja) | メモリ診断方法とメモリ診断回路および半導体記憶装置 | |
| EP0397778B1 (en) | An early start mode method and apparatus | |
| JPH0133859B2 (ja) | ||
| JPS5949619B2 (ja) | ２重化中央処理システムにおける障害診断方式 | |
| JPH02168314A (ja) | 半導体ディスク装置におけるメモリ制御方式 | |
| AU614338B2 (en) | An early start mode method & apparatus | |
| JPS6032213B2 (ja) | 論理装置の診断方式 | |
| JPS6042505B2 (ja) | 出力メモリ装置 | |
| JPS5916067A (ja) | デ−タチエツク方式 | |
| JPS6223336B2 (ja) | ||
| JPS63282852A (ja) | ２重化処理システムにおける予備系診断方式 | |
| JPS6043549B2 (ja) | デ−タ転送制御方式 | |
| JPS5820058B2 (ja) | デ−タ先行読出し方式 | |
| JPH0426500B2 (ja) | ||
| JPS59207099A (ja) | 情報処理装置 | |
| JPH01140357A (ja) | メモリアクセス制御装置 | |
| JPH0192857A (ja) | 記憶装置 | |
| JPS59154696A (ja) | 記憶装置のエラ−自動検証方式 | |
| JPH0514293B2 (ja) | ||
| JPS59160898A (ja) | 記憶装置の故障診断装置 |