JPH01319817A - マウスボタン操作回路 - Google Patents
マウスボタン操作回路Info
- Publication number
- JPH01319817A JPH01319817A JP63152248A JP15224888A JPH01319817A JP H01319817 A JPH01319817 A JP H01319817A JP 63152248 A JP63152248 A JP 63152248A JP 15224888 A JP15224888 A JP 15224888A JP H01319817 A JPH01319817 A JP H01319817A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- mouse button
- signal
- signal line
- mouse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007704 transition Effects 0.000 claims abstract description 6
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 2
- 244000145845 chattering Species 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Position Input By Displaying (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
データ処理装置に接続されるマウス装置のマウスボタン
操作回路に関し、 マウスボタンの各スイッチの信号線の数を削減し、配線
の簡素化を図るとともに、マウスボタンの数の増設を容
易ならしめることを目的とし、第１、第２及び第３のマ
ウスボタンを備えるマウス装置のマウスボタン操作回路
において、前記第１のマウスボタンのスイッチの信号線
と前記第３のマウスボタンのスイッチの信号線を接続す
る第１の単方向性素子と、前記第２のマウスボタンのス
イッチの信号線と前記第３のマウスボタンのスイッチの
信号線を接続する第２の単方向性素子と、前記各信号線
に接続され各スイッチのオン／オフ状態を示すスイッチ
信号を一時的に格納する一時記憶手段と、前記各スイッ
チについて前回及び今回のオン／オフ状態の遷移を示す
所定のパターンを格納するテーブルとにより構成される
。
操作回路に関し、 マウスボタンの各スイッチの信号線の数を削減し、配線
の簡素化を図るとともに、マウスボタンの数の増設を容
易ならしめることを目的とし、第１、第２及び第３のマ
ウスボタンを備えるマウス装置のマウスボタン操作回路
において、前記第１のマウスボタンのスイッチの信号線
と前記第３のマウスボタンのスイッチの信号線を接続す
る第１の単方向性素子と、前記第２のマウスボタンのス
イッチの信号線と前記第３のマウスボタンのスイッチの
信号線を接続する第２の単方向性素子と、前記各信号線
に接続され各スイッチのオン／オフ状態を示すスイッチ
信号を一時的に格納する一時記憶手段と、前記各スイッ
チについて前回及び今回のオン／オフ状態の遷移を示す
所定のパターンを格納するテーブルとにより構成される
。
本発明は、データ処理装置に接続されるマウス装置のマ
ウスボタン操作回路に関する。パーソナルコンピュータ
やワークステーション等のデータ処理装置では、マン−
マシンインターフェースの手段の一つとして表示画面を
見ながら種々の指示を与える可搬型のマウス装置を用い
ることが多い。
ウスボタン操作回路に関する。パーソナルコンピュータ
やワークステーション等のデータ処理装置では、マン−
マシンインターフェースの手段の一つとして表示画面を
見ながら種々の指示を与える可搬型のマウス装置を用い
ることが多い。
マウス装置は、通常、２〜３個のマウスボタンが設けら
れており、所定の接続コードにより本体に接続され、こ
れらのマウスボタンのオン／オフにより表示画面の修正
、変更、追加等の指示を与える。さらに、複数個のマウ
スボタンを用意し、各々のマウスボタンに役割をつけて
用いるとオペレーションに広がりを持たせることができ
るので、使用する目的に応じてマウスボタンの数を増減
できるようにすることが望まれている。
れており、所定の接続コードにより本体に接続され、こ
れらのマウスボタンのオン／オフにより表示画面の修正
、変更、追加等の指示を与える。さらに、複数個のマウ
スボタンを用意し、各々のマウスボタンに役割をつけて
用いるとオペレーションに広がりを持たせることができ
るので、使用する目的に応じてマウスボタンの数を増減
できるようにすることが望まれている。
〔従来の技術及び発明が解決しようとする課題〕第７図
は、従来方式の要部構成図である。第１、第２、第３の
マウスボタンはスイッチ１．２．３（ＳＷＩ、ＳＷ２．
５Ｗ３）に対応する。Ｌｌ、Ｌ２、Ｌ３は各スイッチの
信号線であり、Ｓｌ、Ｓ２、Ｓ３は各スイッチ信号であ
る。スイッチが押下されると接地（ＧＮＤ）されるため
、ローレベル（Ｌ）信号を出力し、離すとハイレベル（
Ｈ）信号を出力する。図に示すように、この場合各スイ
ッチ毎に信号線が必要であり、一般に、ｎ個のスイッチ
に対し１本の信号線が必要である。従って、処理装置側
に用意されている信号線の数よりも多いスイッチ、即ち
、マウスボタンの数を使用することはできない。
は、従来方式の要部構成図である。第１、第２、第３の
マウスボタンはスイッチ１．２．３（ＳＷＩ、ＳＷ２．
５Ｗ３）に対応する。Ｌｌ、Ｌ２、Ｌ３は各スイッチの
信号線であり、Ｓｌ、Ｓ２、Ｓ３は各スイッチ信号であ
る。スイッチが押下されると接地（ＧＮＤ）されるため
、ローレベル（Ｌ）信号を出力し、離すとハイレベル（
Ｈ）信号を出力する。図に示すように、この場合各スイ
ッチ毎に信号線が必要であり、一般に、ｎ個のスイッチ
に対し１本の信号線が必要である。従って、処理装置側
に用意されている信号線の数よりも多いスイッチ、即ち
、マウスボタンの数を使用することはできない。
第８図は、従来のマウスボタン操作回路の要部構成例で
ある。この場合はマウスボタンが２個の場合であり、マ
ウス装置ＭにはスイッチＳＷＩ、ＳＷ２と、マウス装置
の変位を検出するための回転量検出回路ＲＤが設けられ
、処理装置Ｐには、各信号線に接続され各スイッチのオ
ン／オフ状態を示すスイッチ信号を一時的に格納するレ
ジスタＲＧと、スイッチ信号を検出する排他的ＯＲ回路
（ＥＯＲＩ、ＥＯＲ２）と、スイッチ信号の割込を検出
する割込回路ＩＬと設ける。
ある。この場合はマウスボタンが２個の場合であり、マ
ウス装置ＭにはスイッチＳＷＩ、ＳＷ２と、マウス装置
の変位を検出するための回転量検出回路ＲＤが設けられ
、処理装置Ｐには、各信号線に接続され各スイッチのオ
ン／オフ状態を示すスイッチ信号を一時的に格納するレ
ジスタＲＧと、スイッチ信号を検出する排他的ＯＲ回路
（ＥＯＲＩ、ＥＯＲ２）と、スイッチ信号の割込を検出
する割込回路ＩＬと設ける。
第９図は、スイッチのオン／オフを示すタイムチャート
である。スイッチ１が押されるとスイッチ信号Ｓ１によ
りＣＰＵに対し割込ＳＯが発生しスイッチ１のオンがＬ
レベルで検出される。スイッチ１を離すと同様に割込が
発生しスイッチ１のオフが検出される。次に、スイッチ
２が押されると割込が発生した後スイッチ２のオンがＬ
レベルで検出され、離すと割込が発生した後スイッチ２
のオフが検出される。尚、割込発生後にスイッチの構造
上チャタリングが発生している。
である。スイッチ１が押されるとスイッチ信号Ｓ１によ
りＣＰＵに対し割込ＳＯが発生しスイッチ１のオンがＬ
レベルで検出される。スイッチ１を離すと同様に割込が
発生しスイッチ１のオフが検出される。次に、スイッチ
２が押されると割込が発生した後スイッチ２のオンがＬ
レベルで検出され、離すと割込が発生した後スイッチ２
のオフが検出される。尚、割込発生後にスイッチの構造
上チャタリングが発生している。
本発明の目的は、マウスボタンのスイッチに接続される
信号線の数を削減し、配線を簡素化することにある。
信号線の数を削減し、配線を簡素化することにある。
〔課題を解決するための手段及び作用〕第１図は本発明
の原理構成図である。図に示すように、本発明のマウス
ボタン操作回路は、第１、第２及び第３のマウスボタン
を備えるマウス装置のマウスボタン操作回路であって、
前記第１のマウスボタンのスイッチの信号線（Ｌ１）と
前記第３のマウスボタンのスイッチの信号線（Ｌ３）を
接続する第１の単方向性素子（Ａ１）と、前記第２のマ
ウスボタンのスイッチの信号線（Ｌ２）と前記第３のマ
ウスボタンのスイッチの信号線（Ｌ３）を接続する第２
の単方向性素子（Ａ２）と、前記各信号線（ＬＬ、Ｌ２
）に接続され各スイッチのオン／オフ状態を示すスイッ
チ信号を一時的に格納する一時記憶手段（ＲＧ）と、前
記各スイッチについて前回及び今回のオン／オフ状態の
遷移を示す所定のパターンを格納するテーブル（ＴＢＬ
）とを備え、前記テーブルに基づいて前記第１、第２、
第３のスイッチのオン／オフ状態を検出するようにした
ことを特徴とする。
の原理構成図である。図に示すように、本発明のマウス
ボタン操作回路は、第１、第２及び第３のマウスボタン
を備えるマウス装置のマウスボタン操作回路であって、
前記第１のマウスボタンのスイッチの信号線（Ｌ１）と
前記第３のマウスボタンのスイッチの信号線（Ｌ３）を
接続する第１の単方向性素子（Ａ１）と、前記第２のマ
ウスボタンのスイッチの信号線（Ｌ２）と前記第３のマ
ウスボタンのスイッチの信号線（Ｌ３）を接続する第２
の単方向性素子（Ａ２）と、前記各信号線（ＬＬ、Ｌ２
）に接続され各スイッチのオン／オフ状態を示すスイッ
チ信号を一時的に格納する一時記憶手段（ＲＧ）と、前
記各スイッチについて前回及び今回のオン／オフ状態の
遷移を示す所定のパターンを格納するテーブル（ＴＢＬ
）とを備え、前記テーブルに基づいて前記第１、第２、
第３のスイッチのオン／オフ状態を検出するようにした
ことを特徴とする。
第２図は、本発明の一実施例構成図である。本実施例は
３個のマウスボタンの場合である。図において、従来と
同一構成要素には同一の参照符号を付す。Ａ１は信号線
Ｌ１とスイッチ３の信号線を接続する第１の単方向性素
子であり、Ａ２は信号線Ｌ２とスイッチ３の信号線を接
続する第２の単方向性素子である。これらの単方向性素
子は、例えばダイオードやトランジスタであり、これら
は図示の方向に接続されている。従って、スイッチ１と
スイッチ２はスイッチ信号Ｓ１又はＳ２を出力するが、
スイッチ３はスイッチ信号Ｓ１と８２の両方を同時に出
力する。ＴＢＬは各スイッチについて前回及び今回のオ
ン／オフ状態の遷移を示す所定のパターン（第４図参照
）を格納するテーブルであって、メモリ中に格納される
。
３個のマウスボタンの場合である。図において、従来と
同一構成要素には同一の参照符号を付す。Ａ１は信号線
Ｌ１とスイッチ３の信号線を接続する第１の単方向性素
子であり、Ａ２は信号線Ｌ２とスイッチ３の信号線を接
続する第２の単方向性素子である。これらの単方向性素
子は、例えばダイオードやトランジスタであり、これら
は図示の方向に接続されている。従って、スイッチ１と
スイッチ２はスイッチ信号Ｓ１又はＳ２を出力するが、
スイッチ３はスイッチ信号Ｓ１と８２の両方を同時に出
力する。ＴＢＬは各スイッチについて前回及び今回のオ
ン／オフ状態の遷移を示す所定のパターン（第４図参照
）を格納するテーブルであって、メモリ中に格納される
。
第３図は、・上記のスイッチ信号のタイミングチャート
である。スイッチｌ （ＳＷＩ）のオン／オフとスイ
ッチ２のオン／オフによるスイッチ信号は従来と同様で
ある。スイッチ３０オン／オフは図に示すようにスイッ
チ信号Ｓ１と８２が同時にＬレベルになって検出される
。この場合スイッチ３がオフでスイッチ１とスイッチ２
が同時にオンしたときも同様の状態が生じる。従って、
スイッチ信号Ｓ１と８２が同時に出力されるときは上記
の２つのパターンが存在する。そこで、これを判別する
ために一つ前のスイッチ信号と今回のスイッチ信号を比
較することになる。
である。スイッチｌ （ＳＷＩ）のオン／オフとスイ
ッチ２のオン／オフによるスイッチ信号は従来と同様で
ある。スイッチ３０オン／オフは図に示すようにスイッ
チ信号Ｓ１と８２が同時にＬレベルになって検出される
。この場合スイッチ３がオフでスイッチ１とスイッチ２
が同時にオンしたときも同様の状態が生じる。従って、
スイッチ信号Ｓ１と８２が同時に出力されるときは上記
の２つのパターンが存在する。そこで、これを判別する
ために一つ前のスイッチ信号と今回のスイッチ信号を比
較することになる。
第４図は前回と今回のスイッチ信号の遷移とマウスボタ
ンの状態を説明する図である。図において、“１″はス
イッチがオン、′０”はオフを示し、前回のスイッチ信
号の状態と、今回のスイッチ信号の状態を各々のスイッ
チについて組み合わせを示している。例えば、（１，０
）はスイッチ１オン、スイッチ２オフ、スイッチ３オフ
であり、（０，１）はスイッチ１オフ、スイッチ２オン
。
ンの状態を説明する図である。図において、“１″はス
イッチがオン、′０”はオフを示し、前回のスイッチ信
号の状態と、今回のスイッチ信号の状態を各々のスイッ
チについて組み合わせを示している。例えば、（１，０
）はスイッチ１オン、スイッチ２オフ、スイッチ３オフ
であり、（０，１）はスイッチ１オフ、スイッチ２オン
。
スイッチ３オフであり、（１，１）はスイッチ１オフ、
スイッチ２オフ、スイッチ３オン又はスイッチ１オン、
スイッチ２オン、スイッチ３オフである。スイッチ信号
（１，１）では２つのパターンが存在し実際のマウスボ
タン状態を判断することはできない。そこで、一つ前の
前回のスイッチ信号と現在の今回のスイッチ信号の状態
を比較する。即ち、スイッチ信号が（０，０）から（１
゜１）に変化した場合、このテーブルによりスイッチ１
及び２はオフ、スイッチ３はオンとみなすことにする。
スイッチ２オフ、スイッチ３オン又はスイッチ１オン、
スイッチ２オン、スイッチ３オフである。スイッチ信号
（１，１）では２つのパターンが存在し実際のマウスボ
タン状態を判断することはできない。そこで、一つ前の
前回のスイッチ信号と現在の今回のスイッチ信号の状態
を比較する。即ち、スイッチ信号が（０，０）から（１
゜１）に変化した場合、このテーブルによりスイッチ１
及び２はオフ、スイッチ３はオンとみなすことにする。
本実施例では３個のマウスボタンの場合であるが、ｎ個
（ｎ＞３）のマウスボタンについても同様のことが言え
、ｍ本（ｍ＜ｎ）のスイッチ信号で各マウスボタンの情
報を通知することができる。
（ｎ＞３）のマウスボタンについても同様のことが言え
、ｍ本（ｍ＜ｎ）のスイッチ信号で各マウスボタンの情
報を通知することができる。
第５図は本発明の他の実施例であり、単方向性素子とし
て負論理ＯＲゲートを使用した場合である。いずれのス
イッチもオフの場合にはＯＲゲート１及び２からはハイ
レベル信号が出力されるが、スイッチ１がオンのときは
ＯＲゲート１からローレベル信号が出力され、スイッチ
２がオンのときはＯＲゲート２からローレベル信号が出
力され、スイッチ３がオンのときはＯＲゲート１及び２
からローレベル信号が出力される。そしてスイッチ３が
オンのときは上記の説明の如くテーブルを参照してスイ
ッチ１及び２がオフであるとみなす。
て負論理ＯＲゲートを使用した場合である。いずれのス
イッチもオフの場合にはＯＲゲート１及び２からはハイ
レベル信号が出力されるが、スイッチ１がオンのときは
ＯＲゲート１からローレベル信号が出力され、スイッチ
２がオンのときはＯＲゲート２からローレベル信号が出
力され、スイッチ３がオンのときはＯＲゲート１及び２
からローレベル信号が出力される。そしてスイッチ３が
オンのときは上記の説明の如くテーブルを参照してスイ
ッチ１及び２がオフであるとみなす。
第６図は本発明の処理フローチャートである。
まず、前のレジスタの状態をメモリに記憶しく１）、マ
ウスボタンを押すことにより割込が発生したか否か判断
しく２）、割込が発生したときはレジスタを読み（３）
、前回と今回のレジスタの状態を比較し、テーブルを参
照していずれのマウスボタンが押されたかを判断する（
４）。
ウスボタンを押すことにより割込が発生したか否か判断
しく２）、割込が発生したときはレジスタを読み（３）
、前回と今回のレジスタの状態を比較し、テーブルを参
照していずれのマウスボタンが押されたかを判断する（
４）。
以上説明したように、本発明によれば、マウスボタンの
数と同数の信号線を用意しなくてもよいので、結果的に
信号線の本数よりも多いマウスボタンを使用することが
可能となる。
数と同数の信号線を用意しなくてもよいので、結果的に
信号線の本数よりも多いマウスボタンを使用することが
可能となる。
第１図は、本発明の原理構成図、
第２図は、本発明の一実施例構成図、
第３図は、スイッチ信号のオン／オフ状態を示すタイミ
ングチャート、 第４図は、スイッチ信号の遷移とマウスボタン状態を格
納するテーブノペ 第５図は、本発明の他の実施例要部構成図、第６図は、
本発明の処理フローチャート、第７図は、従来の要部構
成例、 第８図は、従来の構成例、及び 第９図は、従来のスイッチ信号のタイミングチャートで
ある。 （符号の説明） Ｍ・・・マウス装置、 Ｐ・・・処理装置、ＳＷ
Ｉ、ＳＷ２．ＳＷ３・・・スイッチ、ＬＬ、 Ｌ２．
Ｌ３・・・信号線、Ａｌ、Ａ２・・・単方向性素子
、 ＲＧ・・・レジスタ、 ＴＢＬ・・・テーブル、
ＩＬ・・・割込回路、 ＣＰＵ・・・中央処理装置、 ＤＳＰ・・・表示装置、
ＲＤ・・・回転量検出回路。 本発明の原理構成図 ＡＩ、Ａ２・・・単方向性素子 ｓｗ＋ 、ｓＷｚ 、ＳＷ３・・・スイッチＲＧ・・・
レジスタ ＴＢＬ・・・テーブル ＣＰＵ・・・中央処理装置 本発明の他の要部構成例 第５固 本発明の処理フローチャート 第６図 従来の要部構成図 第７図 従来の構成例 第８図
ングチャート、 第４図は、スイッチ信号の遷移とマウスボタン状態を格
納するテーブノペ 第５図は、本発明の他の実施例要部構成図、第６図は、
本発明の処理フローチャート、第７図は、従来の要部構
成例、 第８図は、従来の構成例、及び 第９図は、従来のスイッチ信号のタイミングチャートで
ある。 （符号の説明） Ｍ・・・マウス装置、 Ｐ・・・処理装置、ＳＷ
Ｉ、ＳＷ２．ＳＷ３・・・スイッチ、ＬＬ、 Ｌ２．
Ｌ３・・・信号線、Ａｌ、Ａ２・・・単方向性素子
、 ＲＧ・・・レジスタ、 ＴＢＬ・・・テーブル、
ＩＬ・・・割込回路、 ＣＰＵ・・・中央処理装置、 ＤＳＰ・・・表示装置、
ＲＤ・・・回転量検出回路。 本発明の原理構成図 ＡＩ、Ａ２・・・単方向性素子 ｓｗ＋ 、ｓＷｚ 、ＳＷ３・・・スイッチＲＧ・・・
レジスタ ＴＢＬ・・・テーブル ＣＰＵ・・・中央処理装置 本発明の他の要部構成例 第５固 本発明の処理フローチャート 第６図 従来の要部構成図 第７図 従来の構成例 第８図
Claims (1)
- 【特許請求の範囲】 １、第１、第２及び第３のマウスボタンを備えるマウス
装置のマウスボタン操作回路において、前記第１のマウ
スボタンのスイッチの信号線（Ｌ１）と前記第３のマウ
スボタンのスイッチの信号線（Ｌ３）を接続する第１の
単方向性素子（Ａ１）と、 前記第２のマウスボタンのスイッチの信号線（Ｌ２）と
前記第３のマウスボタンのスイッチの信号線（Ｌ３）を
接続する第２の単方向性素子（Ａ２）と、 前記各信号線（Ｌ１，Ｌ２）に接続され各スイッチのオ
ン／オフ状態を示すスイッチ信号を一時的に格納する一
時記憶手段（ＲＧ）と、 前記各スイッチについて前回及び今回のオン／オフ状態
の遷移を示す所定のパターンを格納するテーブル（ＴＢ
Ｌ）とを備え、 前記テーブルに基づいて前記第１、第２、第３のスイッ
チの現在のオン／オフ状態を検出するようにしたことを
特徴とするマウスボタン操作回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63152248A JPH01319817A (ja) | 1988-06-22 | 1988-06-22 | マウスボタン操作回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63152248A JPH01319817A (ja) | 1988-06-22 | 1988-06-22 | マウスボタン操作回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01319817A true JPH01319817A (ja) | 1989-12-26 |
Family
ID=15536335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63152248A Pending JPH01319817A (ja) | 1988-06-22 | 1988-06-22 | マウスボタン操作回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01319817A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08115166A (ja) * | 1994-10-19 | 1996-05-07 | Nec Corp | エンコーダ回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61105632A (ja) * | 1984-10-29 | 1986-05-23 | Fuji Xerox Co Ltd | 位置指示装置 |
| JPH0198014A (ja) * | 1987-10-12 | 1989-04-17 | Hitachi Seiko Ltd | 座標検出装置 |
-
1988
- 1988-06-22 JP JP63152248A patent/JPH01319817A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61105632A (ja) * | 1984-10-29 | 1986-05-23 | Fuji Xerox Co Ltd | 位置指示装置 |
| JPH0198014A (ja) * | 1987-10-12 | 1989-04-17 | Hitachi Seiko Ltd | 座標検出装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08115166A (ja) * | 1994-10-19 | 1996-05-07 | Nec Corp | エンコーダ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01319817A (ja) | マウスボタン操作回路 | |
| JPH0365745A (ja) | Ｉｃカード | |
| US5517613A (en) | Environment sensing/control circuit | |
| US7058842B2 (en) | Microcontroller with multiple function blocks and clock signal control | |
| JPH038126B2 (ja) | ||
| JP2704062B2 (ja) | 情報処理装置 | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JPH05173876A (ja) | 増設メモリボード | |
| JPH0749803Y2 (ja) | 集積回路のピン配置構造 | |
| JP2847741B2 (ja) | マイクロコンピュータ | |
| JPH0580913A (ja) | キーボード装置 | |
| JPH05158841A (ja) | 通信制御装置 | |
| JPH0477810A (ja) | 情報処理装置 | |
| JPH01217634A (ja) | 多入力の割込み回路 | |
| JPH06208633A (ja) | プロセッサ | |
| JPS6314244A (ja) | エラ−処理回路 | |
| JPH0388045A (ja) | 論理回路 | |
| JPH02196316A (ja) | 共通バス接続装置 | |
| JPH02293948A (ja) | マイクロコンピュータｌｓｉ | |
| JPH0348944A (ja) | エラー情報記憶方式 | |
| JPH0520212A (ja) | デユアルポートｒａｍを用いる制御回路 | |
| JPS59123949A (ja) | エラ−発生時の処理方式 | |
| JPS62235664A (ja) | 記憶装置 | |
| JPH01101478A (ja) | 集積回路 | |
| JPH05241968A (ja) | レジスタ装置 |