JPH01316668A - 電圧検出回路 - Google Patents
電圧検出回路Info
- Publication number
- JPH01316668A JPH01316668A JP15060888A JP15060888A JPH01316668A JP H01316668 A JPH01316668 A JP H01316668A JP 15060888 A JP15060888 A JP 15060888A JP 15060888 A JP15060888 A JP 15060888A JP H01316668 A JPH01316668 A JP H01316668A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- circuit
- detector
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 19
- 238000010348 incorporation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 210000001217 buttock Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003584 silencer Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は例えば、マイコンのリセット回路等に使用す
るヒステリシス特性を持つ電圧検出回路に関するもので
ある。
るヒステリシス特性を持つ電圧検出回路に関するもので
ある。
if′3Xヒステリシス特性を持つ電圧検出回路は、比
較器の出力を入力に帰還することにより、ヒステリシス
特性f夾現してきた。第3図は、例えば、テキサス・イ
ンスツルメント(T工)社のヒステリシス特性を持つ電
圧検出用集積回路(工C! )、TL 7700の電圧
検出の回路部分?示すブロック図(TI半導体技術資料
VOL、 2 、P、 93〜P、 103 )で%(
1)は入力端子、(6)は出力端子、(7)は基1!!
、電a:源、 (bh)と(8b)とは抵抗器、(9
)は比較器、αQは比較器(9)の出力がハイレベルの
時に、!I!惰する電子スイッチ、 Ql)は一定電流
を吸い込む定電流源である。
較器の出力を入力に帰還することにより、ヒステリシス
特性f夾現してきた。第3図は、例えば、テキサス・イ
ンスツルメント(T工)社のヒステリシス特性を持つ電
圧検出用集積回路(工C! )、TL 7700の電圧
検出の回路部分?示すブロック図(TI半導体技術資料
VOL、 2 、P、 93〜P、 103 )で%(
1)は入力端子、(6)は出力端子、(7)は基1!!
、電a:源、 (bh)と(8b)とは抵抗器、(9
)は比較器、αQは比較器(9)の出力がハイレベルの
時に、!I!惰する電子スイッチ、 Ql)は一定電流
を吸い込む定電流源である。
次に動作について説明する。入力鵡子(1)の電圧は抵
抗器(8a)と(8b)とで分割されて基準°Lゼ圧源
(7)の出力電圧と比較される。基$電圧魚(7)の出
力電圧の方が高い時には比較器(9)の出力はハイレベ
ルとなって電子スイッチ(10が4化して、定電流源α
ηは一定の電流を吸い込む。次に、入力端子(1)の電
圧が上昇して抵抗R(8a)と抵抗器(8b)との硬続
中点の電圧が基準電圧6λ(7)の出力゛電圧より高く
なると、比較器(9)の出力電圧はローレベルとなり。
抗器(8a)と(8b)とで分割されて基準°Lゼ圧源
(7)の出力電圧と比較される。基$電圧魚(7)の出
力電圧の方が高い時には比較器(9)の出力はハイレベ
ルとなって電子スイッチ(10が4化して、定電流源α
ηは一定の電流を吸い込む。次に、入力端子(1)の電
圧が上昇して抵抗R(8a)と抵抗器(8b)との硬続
中点の電圧が基準電圧6λ(7)の出力゛電圧より高く
なると、比較器(9)の出力電圧はローレベルとなり。
′L「子スイッチaOは非導曲となる。電子スイッチ0
0が非導通になることにより、抵抗器(8a)と抵抗器
(8b)との接続中点の電圧は、抵抗器(8a)の抵抗
値に定電流源upに吸い込まれていた電流値を掛けた電
圧だけ高くなる。これKよってヒステリシス特性が実現
する。
0が非導通になることにより、抵抗器(8a)と抵抗器
(8b)との接続中点の電圧は、抵抗器(8a)の抵抗
値に定電流源upに吸い込まれていた電流値を掛けた電
圧だけ高くなる。これKよってヒステリシス特性が実現
する。
なお入力端子(1)のa圧が接地電位から上昇して比較
器(9)の出力がハイレベルからローレベルに変化にな
るときの入力電圧VTLとは、抵抗器(8a)と抵抗器
rsb)との抵抗[直を適当な値に設定することによっ
て任意の“電圧値に設定できる。
器(9)の出力がハイレベルからローレベルに変化にな
るときの入力電圧VTLとは、抵抗器(8a)と抵抗器
rsb)との抵抗[直を適当な値に設定することによっ
て任意の“電圧値に設定できる。
従来のヒステリシス特性會持つ電圧検出回路は以上のよ
うに構成されているので、設定しきい値VTLとVTH
との値によっては消費電流が大きくなったり、定電流源
の温度依存性やバラツキが大きいため、検出電圧の温度
依存性やバラツキも大きくなるなどの問題点があった。
うに構成されているので、設定しきい値VTLとVTH
との値によっては消費電流が大きくなったり、定電流源
の温度依存性やバラツキが大きいため、検出電圧の温度
依存性やバラツキも大きくなるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、設定しきい値vTL * vTHを温度の影
響を受けにくく独立に設定可能とし、電源電圧や入力端
子が時間的にどのように変化しても正常に動作すること
を保証し、更に消費電流が少く、lチップにIC化可能
な回路を得ることを目的とする。
たもので、設定しきい値vTL * vTHを温度の影
響を受けにくく独立に設定可能とし、電源電圧や入力端
子が時間的にどのように変化しても正常に動作すること
を保証し、更に消費電流が少く、lチップにIC化可能
な回路を得ることを目的とする。
この定明に係る11t源電圧検出回路は、2個の電圧検
出器の出力にRSフリップフロップKl続して入出力特
性にヒステリシス特性を持たせたものである。
出器の出力にRSフリップフロップKl続して入出力特
性にヒステリシス特性を持たせたものである。
〔作用]
この定明におけるVTL検出器(1) l VTR検出
器(2)はそれぞれ別個の抵抗分圧器を用いて、入力端
子の電圧変化を検出して、反転器f31 、 RSフリ
ップフロップ(4)によって、温度依存性の大きい定電
流源を用いることなく、ヒステリシス特性を持った入出
力特性を実現する。
器(2)はそれぞれ別個の抵抗分圧器を用いて、入力端
子の電圧変化を検出して、反転器f31 、 RSフリ
ップフロップ(4)によって、温度依存性の大きい定電
流源を用いることなく、ヒステリシス特性を持った入出
力特性を実現する。
以下、この発明の一実施例を図について説明する。第1
1!Aにおいて、(1)は入力端子%(2)は入力端子
(1)の電圧がしきいIi VTI、より高い時に出力
がローレベルとなるVTL検出1!、+3)は入力端子
(1)の市。
1!Aにおいて、(1)は入力端子%(2)は入力端子
(1)の電圧がしきいIi VTI、より高い時に出力
がローレベルとなるVTL検出1!、+3)は入力端子
(1)の市。
圧がしきい値VTR(VTL検出器(2)のしきい値V
TLより高い電圧)より高い時に出力がローレベルとな
るVTR検出器、(4)はVTL m山型(2)の出力
がハイレベルの時にローレベルを出力する反転回路、(
5)は反転回路(4)の出力がローレベルの時には”T
H検出器(3)の出力に無関係に出力端子(6)fハイ
レベルにし、反転回路(4)の出力がハイレベルでVT
R検出器(3)の出力がローレベルの時には出力端子(
6)をローレベルにし1反転回路(4)の出力とVTR
噴出器(3)の出方とがともにハイレベルの時には出方
4子(6)の状態を維持するRSフリップフロップであ
る。
TLより高い電圧)より高い時に出力がローレベルとな
るVTR検出器、(4)はVTL m山型(2)の出力
がハイレベルの時にローレベルを出力する反転回路、(
5)は反転回路(4)の出力がローレベルの時には”T
H検出器(3)の出力に無関係に出力端子(6)fハイ
レベルにし、反転回路(4)の出力がハイレベルでVT
R検出器(3)の出力がローレベルの時には出力端子(
6)をローレベルにし1反転回路(4)の出力とVTR
噴出器(3)の出方とがともにハイレベルの時には出方
4子(6)の状態を維持するRSフリップフロップであ
る。
第2図はこの実施例の動作を説明する各部重圧波形図で
、第2図で入力端子(1)のrK圧がVTL検出器(2
)のしきい@VTL以下の時1ri VTL検出訝(2
)ノ出力はハイレベルになり%反転回路(4)で反転さ
れてRSフリップフロップ(5)に入力される市゛圧が
ローレベルとなるので、出力端子(6)の電圧はハイレ
ベルになる。入力端子(1)の電圧がv’rr、検出器
(2)のしきい値VTLより太きく VTIII検出諸
(3)のしきい値VTR以下になると、VTR@出dg
+3)と反転回路(4)との出力電圧はともにハイレ
ペMとなるので、 RSフリップフロップ(5)の出力
である出力端子(6)の状@はハイレベルのままで変化
しない。更に、入力端子(1)の鞘′圧が高くなりVT
Htel出器山型)のしきい値VTHより高くなると、
VTR噴出器(3)の出力がローレベルとなり反転回路
(4)の出力はハイレベルでアルノで出力端子(6)は
ローレベルとなる。
、第2図で入力端子(1)のrK圧がVTL検出器(2
)のしきい@VTL以下の時1ri VTL検出訝(2
)ノ出力はハイレベルになり%反転回路(4)で反転さ
れてRSフリップフロップ(5)に入力される市゛圧が
ローレベルとなるので、出力端子(6)の電圧はハイレ
ベルになる。入力端子(1)の電圧がv’rr、検出器
(2)のしきい値VTLより太きく VTIII検出諸
(3)のしきい値VTR以下になると、VTR@出dg
+3)と反転回路(4)との出力電圧はともにハイレ
ペMとなるので、 RSフリップフロップ(5)の出力
である出力端子(6)の状@はハイレベルのままで変化
しない。更に、入力端子(1)の鞘′圧が高くなりVT
Htel出器山型)のしきい値VTHより高くなると、
VTR噴出器(3)の出力がローレベルとなり反転回路
(4)の出力はハイレベルでアルノで出力端子(6)は
ローレベルとなる。
この状態から、入力端子(1)の電圧が低下してvTL
検出謂(2)のしきい値VTLよりは高いがVTR検出
器(3)のしきい値VTRよりは低い電圧になっても%
―検出器(3)の出力はハイレベルになるがVTL検出
器(2)の出力がローレベルで、反転回路(4)の出力
が依ロツデ(5)の出力である出力端子(6)は臀畔レ
ベルのま壕である。更に、入力端子(1)の電圧が低く
なってVTL検出器(2)のしきい値VTL以下になる
とVTL険出器山型)の出力がハイレベルになって反転
回路(4)の出力がローレベルとなるので、 RSフリ
ップフロップ(5)の出力である出力端子(6)はハイ
レベルとなる。
検出謂(2)のしきい値VTLよりは高いがVTR検出
器(3)のしきい値VTRよりは低い電圧になっても%
―検出器(3)の出力はハイレベルになるがVTL検出
器(2)の出力がローレベルで、反転回路(4)の出力
が依ロツデ(5)の出力である出力端子(6)は臀畔レ
ベルのま壕である。更に、入力端子(1)の電圧が低く
なってVTL検出器(2)のしきい値VTL以下になる
とVTL険出器山型)の出力がハイレベルになって反転
回路(4)の出力がローレベルとなるので、 RSフリ
ップフロップ(5)の出力である出力端子(6)はハイ
レベルとなる。
以上のようにしてヒステリシス特性が実現される0
なお、上記実施例ではV?L H山型(2)とVTH検
出黙(3)を独立に設けたものを示したが、第5図の回
路で示される池の実施例のように、比較器(2)と抵抗
器(8e)および(8b)とでVTL検出器を購成し、
比較器(3)と抵抗器(8C)および(8d)とでVT
HF*出出講構成て反転回路を省略してもよい。その場
合に各定数の間には下記のような関係が有る。
出黙(3)を独立に設けたものを示したが、第5図の回
路で示される池の実施例のように、比較器(2)と抵抗
器(8e)および(8b)とでVTL検出器を購成し、
比較器(3)と抵抗器(8C)および(8d)とでVT
HF*出出講構成て反転回路を省略してもよい。その場
合に各定数の間には下記のような関係が有る。
=基準V源の出力電圧
=基準1f源の出力電圧
また、RSフリップ70ツブの代りにDフリップフロッ
プなどの油のフリップフロップを使用してもよい。
プなどの油のフリップフロップを使用してもよい。
以上のように、この発明によればヒステリシス特性を持
つ電圧検出回路を、2個の電圧険出詣と反転回路とRS
フリップフロップを用いて打q成したので、部品点数が
少なく、1チツプにIC化することができ、全て0MO
8素子で実現できるのでマイコンに内蔵することも可能
で、”ゼ圧演出の精度の高いものが得られる効果がある
。
つ電圧検出回路を、2個の電圧険出詣と反転回路とRS
フリップフロップを用いて打q成したので、部品点数が
少なく、1チツプにIC化することができ、全て0MO
8素子で実現できるのでマイコンに内蔵することも可能
で、”ゼ圧演出の精度の高いものが得られる効果がある
。
第1(ズ1はこの発明の一実施例になる電圧検出回路の
構成を示す回路図、4z2図はこの実施例の動作を説明
するための各部電圧波形図、第3図は従来の電圧検出回
路の構成を示す回路図、第4図はこの従来例の動作を示
す入出力鶏:圧の特性図、第5図はこの発明の他の実施
例の構成を示す回路図である。 図において、(1)は入力端子、(2) 、 +3)は
電圧検出)](4)は反転回路、(5)ばRSフリップ
フロップ回路、(6)は出力端子である。 なお1図中同一符号は同一または相当部分を示すO
構成を示す回路図、4z2図はこの実施例の動作を説明
するための各部電圧波形図、第3図は従来の電圧検出回
路の構成を示す回路図、第4図はこの従来例の動作を示
す入出力鶏:圧の特性図、第5図はこの発明の他の実施
例の構成を示す回路図である。 図において、(1)は入力端子、(2) 、 +3)は
電圧検出)](4)は反転回路、(5)ばRSフリップ
フロップ回路、(6)は出力端子である。 なお1図中同一符号は同一または相当部分を示すO
Claims (1)
- (1)検出電圧にヒステリシス特性を有する電圧検出回
路において、 上記ヒステリシス特性の下側しきい値および上側しきい
値にそれぞれ対応する電圧に、入力電圧が達したことを
検出する2つの電圧検出器と、これら2つの電圧圧検出
器の一方の出力電圧のレベルを反転させる反転回路と、 他方の上記電圧検出器の出力および上記反転回路の出力
をセット、リセット入力とするRSフリップ・フロップ
回路とを備えたことを特徴とする電圧検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15060888A JPH01316668A (ja) | 1988-06-17 | 1988-06-17 | 電圧検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15060888A JPH01316668A (ja) | 1988-06-17 | 1988-06-17 | 電圧検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01316668A true JPH01316668A (ja) | 1989-12-21 |
Family
ID=15500602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15060888A Pending JPH01316668A (ja) | 1988-06-17 | 1988-06-17 | 電圧検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01316668A (ja) |
-
1988
- 1988-06-17 JP JP15060888A patent/JPH01316668A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2179220A (en) | Power-on reset circuit arrangements | |
US4281260A (en) | Controlled power supply for integrated circuits | |
US3922569A (en) | Potential detector | |
JPH01316668A (ja) | 電圧検出回路 | |
US3512013A (en) | Frequency sensing circuit | |
US3275813A (en) | Full binary adder using one tunnel diode | |
US2911545A (en) | Semiconductor apparatus | |
JPH0250653B2 (ja) | ||
JPH038126B2 (ja) | ||
JPH0260227A (ja) | 信号入力装置 | |
US3665216A (en) | Pulse width modulation detector | |
JPS5811768B2 (ja) | コンパレ−タ回路 | |
SU754678A1 (ru) | 4) мажоритарное устройство 1 | |
JPS6115418A (ja) | 電気回路装置 | |
SU900412A1 (ru) | Токовый элемент с триггером-защелкой | |
JPH0326678Y2 (ja) | ||
SU1758594A1 (ru) | Измерительный преобразователь емкости датчика | |
SU1262716A1 (ru) | Логический элемент И | |
SU488307A1 (ru) | Синхронный детектор | |
JPH02172318A (ja) | 電圧レベルを検知するためのcmos半導体装置 | |
SU1619319A1 (ru) | Устройство дл определени абсолютного значени разности двух напр жений | |
JPS6036015B2 (ja) | 湿度検出装置 | |
JPS604831A (ja) | 温度検出回路 | |
JPS6159450B2 (ja) | ||
JPH0587840A (ja) | 電圧検出回路 |