JPH02172318A

JPH02172318A - 電圧レベルを検知するためのｃｍｏｓ半導体装置

Info

Publication number: JPH02172318A
Application number: JP32814988A
Authority: JP
Inventors: Yoshiji Oota; 佳似太田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1988-12-26
Filing date: 1988-12-26
Publication date: 1990-07-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、電圧レベル検知回路を構成するＣＭＯＳ半導
体装置に関し、特に、製造工程による検出レベルのばら
つきが生じ難い構造を備えたものに関する。

（従来の技術）従来より、ＣＭＯＳ半導体装置において電圧レベル検知
回路を構成するに際しては、第３図（ａ）又は（ｂ）に
示す回路が用いられている。第３図に於いて、１は入力
端子を、５は固定端子を、７は出力端子を、それぞれ示
す。第３図（ａ）及び（ｂ）の構成では、入力端子１と
固定端子５との間に、抵抗相当素子２とＭＯＳ）ランジ
スタ３とが直列に挿入されており、この抵抗相当素子２
とＭＯＳ）ランジスタ３との間の接続点４と出力端子７
との間にインバータ６が挿入されている。ここでは、入
力端子１に加えられる電圧レベルが、ＭＯＳトランジス
タ３の閾値電圧を利用して、出力端子７から検出される
。

（発明が解決しようとする課題〉しかしながら、第３図（ａ）及び（ｂ）の回路では、Ｍ
ＯＳトランジスタ３を用いているため、製造工程におけ
るＭＯＳ１〜ランジスタ３の閾値電圧のばらつきにより
、検知レベルがばらつくという問題があった。

また、基板電圧を基板内部で発生するダイナミック型の
半導体記憶装置等に於いては、上記検知回路を、該半導
体記憶装置の電源電圧の検出に用いると、基板電圧の発
生される前後に於いて、電圧検知レベルが変動するとい
う問題もあった。

よって、本発明の目的は、上述のようなＣＭＯＳ半導体
装置の製造工程や基板電圧に依存する検知電圧レベルの
変動が生じ難い構造を備えた電圧レベル検知のためのＣ
ＭＯＳ半導体装置を提供することにある。

（課題を解決するための手段）本発明のＣＭＯＳ半導体装置は、入力端子と固定端子と
の間において、アノードが入力端子側にカソードが固定
端子側となるように挿入されたダイオードと、該ダイオ
ードに直列に接続された抵抗手段と、該タイオードと該
抵抗手段との間の接続点に接続されたインバータとを備
え、該インバータの出力端を出力端子とする電圧レベル
を検知するようにされており、そのことにより上記目的
が達成される。

（実施例）本発明を実施例について以下に説明する。

第１図（ａ）は、本発明の一実施例のＣＭＯＳ半導体装
置の回路図である。図に於いて、１１は入力端子、１５
は固定端子、〕７は出力端子を示す。入力端子１１と固
定端子１５との間には、抵抗相当素子１２とダイオード
１３とが直列に接続されている。このタイオード１３は
、アノードを入力端子１１側に、カソードを固定端子１
５側となるように挿入されている。そして、抵抗相当素
子１２とダイオード１３との間の接続点１４に、インバ
ータ１６が接続されており、該インバータ１６の出力端
が出力端子１７に接続されている。

次に、第１図（ａ＞の回路の動作を、入力端子１１が電
源電圧に、固定端子１５がＧＮＤに接続されているとし
て、電源電圧を検出する場合を例として説明する。この
場合の回路中の各ノードの電圧変化を、第２図（ａ）に
示す。

先ず、電源が投入され、時刻Ｏから時刻Ｔの間で、入力
端子１１に印加される電源電圧が、第２図（ａ）に示す
ように変化したとする。当初は入力端子１１がＧＮＤレ
ヘルであるため、接続点１４及び出力端子１７はＧＮＤ
レベルにある。

入力端子１１に於ける電圧レベルが上かり始め、該レベ
ルがダイオード１３の閾値を超えるまでは、接続点１４
の電圧レベルは入力端子１１のレベルと同じである。入
力端子１１の電圧レベルがダイオード１３の閾値電圧を
超えると、ダイオード１３に電流が流れ始め、接続点１
４のレベルがほぼ一定となる。

他方、インバータ１６の反転レベルは入力端子１１のレ
ベルに比例して上昇する。従って、この反転レベルが接
続点１４のレベルと時刻ｔに於いて交わると、インバー
タ１６の反転動作により、出力端子１７のレベルがＧＮ
Ｄレベルから電源電圧レベルへ変化する。この時の入力
端子１１の電圧レベルが検知電圧となる。

以上のように、入力端子１１に印加される電源電圧の検
出レベルを決定するのは、インバータ１６の反転レベル
と接続点１４の電圧レベルの交点であることがわかる。

そして、本実施例では、接続点１４の電圧レベルを決定
する手段として、従来例に於いて用いたＭＯＳトランジ
スタに代えて、ＣＭＯＳプロセスを応用したダイオード
１３が用いられている。よって、閾値電圧や基板電圧に
対する依存性の少ない電圧レベル検知回路が構成される
。

第１図（ｂ）は、本発明の第２の実施例の回路図である
。第２の実施例は、アノードが入力端子１１側に、カソ
ードが固定端子１５側となるように挿入されたダイオー
ド１３と、抵抗相当素子１２とが、入力端子１１と固定
端子１５との間に直列に接続されている点に於いて、第
１図（ａ）の実施例と共通する。もっとも、第２の実施
例では、タイオード１３が入力端子１１側に、抵抗相当
素子１２が固定端子１５側に挿入されている点に於いて
、第１図（ａ）実施例と異なる。接続点１４には、イン
バータ１６が接続されており、インバータ１６の出力端
が出力端子１７に接続されている。

第１図（ｂ）に示す第２の実施例の動作を、第２図（ｂ
）を参照して説明する。この動作に於いても、入力端子
１１が電源に、固定端子１５がＧＮＤに接続されており
、電源電圧を検出するものとする。

先ず、電源が投入され、時刻Ｏから時刻Ｔに於いて、入
力端子１１の電圧が図示のように変化したとする。最初
、入力端子１１はＧＮＤレベルであるため、出力端子１
７及び固定端子１５もＧＮＤレベルとなり、接続点１４
もＧＮＤレベルにある。

入力端子１１の電圧レベルが上昇し始め、ダイオード１
３の閾値を超えるまでは、接続点１４のレベルは、固定
端子１５のレベルと同じである。

入力端子１１のレベルがダイオード１３の閾値を超える
と、ダイオード１３に電流が流れ始め、接続点１４のレ
ベルは、入力端子１１のレベルとほぼ同じとなる。

他方、インバータ１６の反転レベルは入力端子１１のレ
ベルに比例して上昇する。この反転レベルが、接続点１
４のレベルと時刻ｔで交わると、インバータ１６が反転
動作し、出力端子１７の電圧レベルは、電源レベルから
ＧＮＤレベルに変化する。従って、この時の入力端、子
１１の電圧レベルか検出レベルとなる。

上述の説明から明らかなように、第１図（ｂ）に示した
第２の実施例に於いても、電圧検知レベルを決定するの
は、インバータ１６の反転レベルと接続点１４のレベル
の交点であり、従って第１図（ａ）の実施例と同様に、
閾値電圧や基板電圧に対する依存性の少ない電圧レベル
検知回路が構成されていることがわかる。

（発明の効果）このように、本発明によれば、ＭＯＳトランジスタに代
えて、ＣＭＯＳプロセスを用いて形成されたダイオード
を利用することにより、閾値電圧や基板電圧により検知
レベルが変動することの少ない電圧レベル検知回路を実
現することが可能となる。従って、製造工程のばらつき
等により検出レベルが変動し難く、かつ信顆性に優れた
ＣＭＯＳ半導体装置を得ることが可能となる。

４、　゛　　の　　゛　ｆ＝　日第１図（ａ）は本発明の第１の実施例の回路図、第１図
（ｂ）は第２の実施例の回路図、第２図（ａ）は第１の
実施例の動作を説明するための各ノードの電圧変化を示
す図、第２図（ｂ）は第２の実施例に於ける動作を説明
するための各ノードの電圧変化を示す図、第３図（ａ）
及び（ｂ）はそれぞれ従来の電圧レベル検知回路を示す
回路図である。

１１・・・入力端子、１２・・抵抗相当素子、１３・・
ダイオード、１４・・・接続点、１５・・固定端子、１
６・・・インバータ、１７・・出力端子。

以上

Claims

【特許請求の範囲】１、入力端子と固定端子との間において、アノードが入
力端子側にカソードが固定端子側となるように挿入され
たダイオードと、該ダイオードに直列に接続された抵抗手段と、該ダイオ
ードと該抵抗手段との間の接続点に接続されたインバー
タとを備え、該インバータの出力端を出力端子とする電圧レ
ベルを検知するためのＣＭＯＳ半導体装置。