JPH0131330B2 - - Google Patents
Info
- Publication number
- JPH0131330B2 JPH0131330B2 JP55080148A JP8014880A JPH0131330B2 JP H0131330 B2 JPH0131330 B2 JP H0131330B2 JP 55080148 A JP55080148 A JP 55080148A JP 8014880 A JP8014880 A JP 8014880A JP H0131330 B2 JPH0131330 B2 JP H0131330B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- circuit
- intermediate frequency
- gain
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 4
- 238000013016 damping Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は、半導体集積回路を用いた場合に生じ
易い利得のバラツキを補正する利得補正回路に関
する。
易い利得のバラツキを補正する利得補正回路に関
する。
一般に、テレビジヨン受像機等のチユーナに於
いて、半導体集積回路（以下ICという。）を使用
すると利得がばらつき易いと云う問題がある。
いて、半導体集積回路（以下ICという。）を使用
すると利得がばらつき易いと云う問題がある。
例えば、第１図に示す如くテレビジヨン受像機
のVHFチユーナの場合、アンテナ入力回路１の
出力部を高周波増幅回路２及び段間回路３を介し
てIC４に接続してある。
のVHFチユーナの場合、アンテナ入力回路１の
出力部を高周波増幅回路２及び段間回路３を介し
てIC４に接続してある。
このIC４は、ミキサー５と局部発振回路６及
び中間周波増幅回路７（以下IFと云う。）を夫々
内蔵して、前記段間回路３の出力をこのミキサー
５に入力し、又、IF７の出力が出力同調回路８
から得られるようにしてある。
び中間周波増幅回路７（以下IFと云う。）を夫々
内蔵して、前記段間回路３の出力をこのミキサー
５に入力し、又、IF７の出力が出力同調回路８
から得られるようにしてある。
しかしながら、ICの製造プロセスの技術的問
題によつて、ミキサー５やIF７を構成するトラ
ンジスタの電流利得（hFE）やトランジヨン周波
数（fT）がばらついて、結果として利得のばらつ
きを生じるため、ミキサー５やIF７及び局部発
振回路６のトランジスタのfTやhFE等を選別する
必要がある。しかしながら、個別のトランジスタ
の場合とは異なり集積化したICの場合には、歩
留りや価格等の点で事実上fTやhFEの選別するこ
とは困難であつた。
題によつて、ミキサー５やIF７を構成するトラ
ンジスタの電流利得（hFE）やトランジヨン周波
数（fT）がばらついて、結果として利得のばらつ
きを生じるため、ミキサー５やIF７及び局部発
振回路６のトランジスタのfTやhFE等を選別する
必要がある。しかしながら、個別のトランジスタ
の場合とは異なり集積化したICの場合には、歩
留りや価格等の点で事実上fTやhFEの選別するこ
とは困難であつた。
本発明は、上述の点に鑑みてなされたもので、
中間周波増幅器を内蔵した半導体集積回路におい
て、中間周波増幅器の中間周波同調回路の負荷の
共振尖鋭度QLを一定に保持しながら利得調整を
可能とし、ICを使用したチユーナ等の利得のば
らつきを軽減できるようにした利得補正回路を提
供することを目的とする。
中間周波増幅器を内蔵した半導体集積回路におい
て、中間周波増幅器の中間周波同調回路の負荷の
共振尖鋭度QLを一定に保持しながら利得調整を
可能とし、ICを使用したチユーナ等の利得のば
らつきを軽減できるようにした利得補正回路を提
供することを目的とする。
以下、本発明の一実施例を第２図乃至第４図に
基づき説明する。
基づき説明する。
第２図には、本発明に係る一実施例の回路図が
示されている。この第２図において、IFアンプ
１１は図示の如く２重平衡型の増幅器であり、
IC１２に内蔵されたものである。又、このIC１
２の端子１３には、本発明の特徴とする中間周波
数に同調したタンク回路１４を接続してある。タ
ンク回路１４の構成は、可変バリオーム１５と、
可変インダクター１６と、トリマコンデンサ１７
とを夫々並列接続したものである。
示されている。この第２図において、IFアンプ
１１は図示の如く２重平衡型の増幅器であり、
IC１２に内蔵されたものである。又、このIC１
２の端子１３には、本発明の特徴とする中間周波
数に同調したタンク回路１４を接続してある。タ
ンク回路１４の構成は、可変バリオーム１５と、
可変インダクター１６と、トリマコンデンサ１７
とを夫々並列接続したものである。
上記、可変バリオーム１５は、ダンピング抵抗
として作用するので、この値を変えてやれば利得
は可変できるものである。
として作用するので、この値を変えてやれば利得
は可変できるものである。
しかしながら、単に変化させただけではタンク
回路１４の帯域幅が変化して出力波形に影響を与
えたり、或いは後段の混変調特性を悪化させてし
まうことがある。
回路１４の帯域幅が変化して出力波形に影響を与
えたり、或いは後段の混変調特性を悪化させてし
まうことがある。
ところで、第３図Ａには、本発明の原理を示す
等価回路図が示されている。
等価回路図が示されている。
この第３図Ａに示す如くの同調回路等価回路図
において、内部インピーダンスRSを有する信号
源ESにインダクタンスＬ及びキヤパシタンスＣか
らなるタンク回路１８が接続されていると、この
回路の負荷の共振尖鋭度（以下QLで示す。）は、 で表わされる。
において、内部インピーダンスRSを有する信号
源ESにインダクタンスＬ及びキヤパシタンスＣか
らなるタンク回路１８が接続されていると、この
回路の負荷の共振尖鋭度（以下QLで示す。）は、 で表わされる。
又、抵抗RSを流れる電流ISと、タンク回路１８
を流れる電流ITの間には、次式が成立つ。
を流れる電流ITの間には、次式が成立つ。
則ち、
IT＝QL・IS ……(2)
である。
一方、同調周波数をf0、帯域幅をBWとすると、
QLは、 QL＝f0／BW ……(3) が得られる。
QLは、 QL＝f0／BW ……(3) が得られる。
上記タンク回路１８に、いま、ダンピング抵抗
Rdを付加すると、QLは抵抗Rdが付加されない場
合に比べて低下し、抵抗Rdの値が小さい程低下
する度合は大きいものとなる。つまり、抵抗Rd
が小さくなる程回路損失は増加する。従つて、利
得を調整する場合は、この抵抗Rdを変化させ回
路損失を変化させるのにすぎないのであるが、前
記(3)式で示したように、QLが変化すれば帯域幅
BWも変化する。（但しf0は固定）。
Rdを付加すると、QLは抵抗Rdが付加されない場
合に比べて低下し、抵抗Rdの値が小さい程低下
する度合は大きいものとなる。つまり、抵抗Rd
が小さくなる程回路損失は増加する。従つて、利
得を調整する場合は、この抵抗Rdを変化させ回
路損失を変化させるのにすぎないのであるが、前
記(3)式で示したように、QLが変化すれば帯域幅
BWも変化する。（但しf0は固定）。
更にQLは、前記(1)式からも判るように、Ｃと
Ｌの比を変えることにより、その値を変えること
ができる。一方、同調周波数f0は、 であるから、 LC＝１／（2πf0）2＝Ｋ（＝一定） ……(5) という関係が得られる。
Ｌの比を変えることにより、その値を変えること
ができる。一方、同調周波数f0は、 であるから、 LC＝１／（2πf0）2＝Ｋ（＝一定） ……(5) という関係が得られる。
このＬ、Ｃの関係は第３Ｂ図に示すようにな
る。即ち、縦軸にインダクタンスＬの値をとり横
軸にキヤパシタンスＣの値をとると、インダクタ
ンスＬの値が増加するに従つてキヤパシタンスＣ
の値が反比例して減少してゆく特性となる。従つ
て、抵抗Rdを変えても帯域幅Bwが変わらないよ
うにするには抵抗Rdの値に応じて、Ｌ×Ｃ＝一
定の関係を満たしながらインダクタンスＬとキヤ
パシタンスＣの比を変化させれば良いことにな
る。
る。即ち、縦軸にインダクタンスＬの値をとり横
軸にキヤパシタンスＣの値をとると、インダクタ
ンスＬの値が増加するに従つてキヤパシタンスＣ
の値が反比例して減少してゆく特性となる。従つ
て、抵抗Rdを変えても帯域幅Bwが変わらないよ
うにするには抵抗Rdの値に応じて、Ｌ×Ｃ＝一
定の関係を満たしながらインダクタンスＬとキヤ
パシタンスＣの比を変化させれば良いことにな
る。
即ち、同図中(ロ)点に於ける抵抗Rdを中心に考
慮すると、抵抗Rdが小さい場合は(イ)点のように
キヤパシタンスＣを大とし、インダクタンスＬを
小さくし、又これと逆に抵抗Rdが大きい場合に
はハ点のようにキヤパシタンスＣを小さくしイン
ダクタンスＬを大きくしてやれば良いことにな
る。
慮すると、抵抗Rdが小さい場合は(イ)点のように
キヤパシタンスＣを大とし、インダクタンスＬを
小さくし、又これと逆に抵抗Rdが大きい場合に
はハ点のようにキヤパシタンスＣを小さくしイン
ダクタンスＬを大きくしてやれば良いことにな
る。
本発明者の実験によれば、第４図に示す如く抵
抗Rd＝100〜700〔Ω〕の範囲で、帯域幅BWを一
定とし、混変調特性の悪化無しで利得変化が８
〔dB〕とすることが可能であつた。尚、第４図中
において、横軸には、可変バリオームVR〔Ω〕
の値が示され、又縦軸には混変調レベル△PG
〔dB〕が示されている。
抗Rd＝100〜700〔Ω〕の範囲で、帯域幅BWを一
定とし、混変調特性の悪化無しで利得変化が８
〔dB〕とすることが可能であつた。尚、第４図中
において、横軸には、可変バリオームVR〔Ω〕
の値が示され、又縦軸には混変調レベル△PG
〔dB〕が示されている。
このように実施例（第２図）中のタンク回路１
４の可変バリオーム１５と可変インダクター１６
及びトリマコンデンサ１７の各値を調整すること
により利得のばらつきを抑制できる。
４の可変バリオーム１５と可変インダクター１６
及びトリマコンデンサ１７の各値を調整すること
により利得のばらつきを抑制できる。
尚、上記原理を利用すれば、抵抗や静電容量を
可変とせず（インダクターは、通常空芯コイルで
あるから一般的には可変することが可能であ
る。）、補正対象であるICを利得に応じて予めラ
ンク別に分けておき、このランク別に抵抗や静電
容量を適宜使い分けることも可能である。
可変とせず（インダクターは、通常空芯コイルで
あるから一般的には可変することが可能であ
る。）、補正対象であるICを利得に応じて予めラ
ンク別に分けておき、このランク別に抵抗や静電
容量を適宜使い分けることも可能である。
勿論、この場合にはインダクターで共振周波数
f0を調整してやれば良い。
f0を調整してやれば良い。
以上述べたように本発明によれば、半導体集積
回路の中間周波増幅器における中間周波同調回路
の共振尖鋭度を一定に保ちながらタンク回路のイ
ンピーダンスを調整することで利得調整を可能と
し、従来避け難かつたIC利用の利得バラツキを
補正できるという効果を有するものである。
回路の中間周波増幅器における中間周波同調回路
の共振尖鋭度を一定に保ちながらタンク回路のイ
ンピーダンスを調整することで利得調整を可能と
し、従来避け難かつたIC利用の利得バラツキを
補正できるという効果を有するものである。
第１図はICを用いた従来のVHFチユーナのブ
ロツク図、第２図は本発明の実施例に係るもので
IFアンプを内蔵したICにタンク回路を付設した
回路図、第３Ａ図は本発明の原理を示す回路図で
第３Ｂ図は、同上原理に於けるＬ−Ｃ相関特性図
であり、第４図は本発明の実験結果に基づく利得
特性図である。 １１……IFアンプ、５……可変バリオーム、
１６……可変インダクター、１７……トリマコン
デンサ。
ロツク図、第２図は本発明の実施例に係るもので
IFアンプを内蔵したICにタンク回路を付設した
回路図、第３Ａ図は本発明の原理を示す回路図で
第３Ｂ図は、同上原理に於けるＬ−Ｃ相関特性図
であり、第４図は本発明の実験結果に基づく利得
特性図である。 １１……IFアンプ、５……可変バリオーム、
１６……可変インダクター、１７……トリマコン
デンサ。
Claims (1)
- 【特許請求の範囲】 １ 半導体集積回路内に中間周波増幅器を形成
し、この中間周波増幅器に抵抗器、インダクタ
ー、およびキヤパシターによるタンク回路で成る
中間周波同調回路を結合した中間周波増幅回路を
含み、前記中間周波同調回路の抵抗器の値を調整
して前記中間周波増幅回路の利得を調整する利得
調整手段と； 前記抵抗器が或る基準値のときに設定された前
記インダクターおよびキヤパシターの値を、前記
抵抗器が基準値よりも小さい値に調整されたとき
にはインダクターの値を小、キヤパシターの値を
大なる方向に設定し、抵抗器が基準値よりも大き
い値に調整されたときにはインダクターの値を
大、キヤパシターの値を小なる方向に設定可能と
して共振尖鋭度を一定値に保持する手段と； から成ることを特徴とする利得補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8014880A JPS577604A (en) | 1980-06-16 | 1980-06-16 | Gain correcting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8014880A JPS577604A (en) | 1980-06-16 | 1980-06-16 | Gain correcting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS577604A JPS577604A (en) | 1982-01-14 |
| JPH0131330B2 true JPH0131330B2 (ja) | 1989-06-26 |
Family
ID=13710192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8014880A Granted JPS577604A (en) | 1980-06-16 | 1980-06-16 | Gain correcting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS577604A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3906173B2 (ja) | 2003-03-17 | 2007-04-18 | 松下電器産業株式会社 | 可変利得増幅回路 |
| JP6470213B2 (ja) * | 2016-03-16 | 2019-02-13 | 日本電信電話株式会社 | 可変利得増幅器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562416Y2 (ja) * | 1974-12-20 | 1981-01-20 |
-
1980
- 1980-06-16 JP JP8014880A patent/JPS577604A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS577604A (en) | 1982-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755630B2 (ja) | 帯域フィルタ回路配置 | |
| US20030141953A1 (en) | Monolithic transformer compensated circuit | |
| US4112373A (en) | Self-excited mixer circuit using field effect transistor | |
| US5028894A (en) | Bandpass filter circuit arrangement | |
| JP2553949B2 (ja) | 発振器 | |
| JPH0131330B2 (ja) | ||
| US4646360A (en) | Constant bandwidth RF filter with improved low frequency attenuation | |
| US4160964A (en) | High frequency wide band resonant circuit | |
| JPH09284157A (ja) | テレビジョンチューナの入力回路 | |
| JP2000341091A (ja) | 入力トラップ回路及びイメージトラップ回路 | |
| JPH0652878B2 (ja) | アンテナ入力回路 | |
| JPS5827562Y2 (ja) | Ｖｈｆチユ−ナ | |
| JPS6117613Y2 (ja) | ||
| JPS6233383Y2 (ja) | ||
| JPS6143293Y2 (ja) | ||
| JP3152592B2 (ja) | 中間周波同調回路 | |
| JP3064202B2 (ja) | トラッキング調整方法 | |
| JPS623947Y2 (ja) | ||
| KR950001643Y1 (ko) | 위성방송 튜너의 TI(Terrestrial Interference)필터회로 | |
| JPH0724827Y2 (ja) | Ｕｈｆチューナの混合回路 | |
| JPH042500Y2 (ja) | ||
| JPS6119140B2 (ja) | ||
| GB1580369A (en) | Variable tuning circuit | |
| JP2521536B2 (ja) | 電子同調回路 | |
| JPS607853B2 (ja) | 入力同調回路 |